Optimalizace podpůrných kryptografických operací pomocí hardware
| but.committee | doc. Ing. Karel Burda, CSc. (předseda) doc. Ing. Petr Münster, Ph.D. (místopředseda) Ing. Peter Cíbik (člen) Ing. Tomáš Gerlich (člen) JUDr. Pavel Loutocký, BA (Hons), Ph.D. (člen) Ing. Ivo Strašil (člen) | cs |
| but.defence | Student prezentoval výsledky své práce a komise byla seznámena s posudky. Student neobhájil bakalářskou práci z důvodu: nedodal zdrojové kódy, práce obsahuje chybné citování, student nebyl schpen zdůvodnit řádově nezmyslné výsledky, a neodpověděl uspokojivě na všechny otázky členů komise a oponenta. Otázky komisie: Ako často ste konzultoval s vedúcim? Ako je možné že dosiahnuté výsledky implementácie sú tak neoptimálne? Vyjadrite sa prosím k časti, ktorá bola v posudku vedúceho označená ako okopírovaná z inej práce. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační bezpečnost | cs |
| but.result | práce nebyla úspěšně obhájena | cs |
| dc.contributor.advisor | Cíbik, Peter | cs |
| dc.contributor.author | Čurilla, Jakub | cs |
| dc.contributor.referee | Smékal, David | cs |
| dc.date.accessioned | 2022-06-15T07:54:30Z | |
| dc.date.available | 2022-06-15T07:54:30Z | |
| dc.date.created | 2022 | cs |
| dc.description.abstract | Táto práca sa zaoberá popisom obvodov architektúry FPGA ich štruktúry, jazyka VHDL, vývojovým postupom pre FPGA, kryptografiou a kryptografickými operáciami, a následnou implementáciou a realizáciou podporných funkcií pre kryptografické operácie v jazyku VHDL, ich časovou a výkonnostnou analýzou, a vzájemným porovnaním. | cs |
| dc.description.abstract | This work deals with the description of FPGA architecture circuits, their structure, VHDL language, FPGA design flow, cryptography and cryptographic operations, and subsequent implementation and realization of support functions for cryptographic operations in VHDL language, their time and performance analysis, and mutual comparison. | en |
| dc.description.mark | F | cs |
| dc.identifier.citation | ČURILLA, J. Optimalizace podpůrných kryptografických operací pomocí hardware [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022. | cs |
| dc.identifier.other | 141331 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/205522 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | FPGA | cs |
| dc.subject | VHDL | cs |
| dc.subject | Vivado | cs |
| dc.subject | Vývojový postup FPGA | cs |
| dc.subject | Kryptografia | cs |
| dc.subject | Kryptografické operácie | cs |
| dc.subject | Logické XOR | cs |
| dc.subject | Násobenie | cs |
| dc.subject | Modulárna aritmetika | cs |
| dc.subject | Simulácia | cs |
| dc.subject | Syntéza | cs |
| dc.subject | Implementácia | cs |
| dc.subject | Časová analýza | cs |
| dc.subject | Analýza vytížení zdrojov | cs |
| dc.subject | FPGA | en |
| dc.subject | VHDL | en |
| dc.subject | Vivado | en |
| dc.subject | FPGA design flow | en |
| dc.subject | Cryptography | en |
| dc.subject | Cryptographic operations | en |
| dc.subject | Logical XOR | en |
| dc.subject | Multiplication | en |
| dc.subject | Modular arithmetic | en |
| dc.subject | Simulation | en |
| dc.subject | Synthesis | en |
| dc.subject | Implementation | en |
| dc.subject | Time analysis | en |
| dc.subject | Resource utilization analysis | en |
| dc.title | Optimalizace podpůrných kryptografických operací pomocí hardware | cs |
| dc.title.alternative | Optimization of supporting cryptographic operations using hardware | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2022-06-14 | cs |
| dcterms.modified | 2022-06-14-09:47:17 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 141331 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2022.06.15 09:54:30 | en |
| sync.item.modts | 2022.06.15 08:18:39 | en |
| thesis.discipline | bez specializace | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |