Programovatelná odporová zátěž

Simple item page
but.committeedoc. Ing. Jan Mikulka, Ph.D. (předseda) prof. Ing. Luděk Žalud, Ph.D. (místopředseda) Ing. František Burian, Ph.D. (člen) Ing. Jiří Fialka, Ph.D. (člen) doc. Ing. Václav Kaczmarczyk, Ph.D. (člen) Ing. Jan Kunz, Ph.D. (člen) Ing. Libor Veselý, Ph.D. (člen)cs
but.defenceStudent obhájil diplomovou práci. Komise neměla žádné námitky k řešené práci. V průběhu odborné rozpravy odpověděl na dotazy oponenta. První z nich se týkal výrazného poklesu hodnoty maximálního dovoleného pracovního kmitočtu v grafické závislosti na obr. 7.7. Druhá otázka se týkala popisu ovládacího firmware implementovaného do procesoru STM32 a demonstrace schopnosti zařízení komunikovat s PC pomocí SCPI příkazů. Student přesvědčivě demonstroval funkčnost zařízení a jeho komunikace s PC před komisí. Komise se následně dotazovala na porovnání navrhovaného zařízení s těmi komerčně dostupnými, parametry na základě kterých byly voleny operační zesilovače, které byly v zapojení použity a na maximální ztrátový výkon.cs
but.jazykčeština (Czech)
but.programKybernetika, automatizace a měřenícs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorKunz, Jancs
dc.contributor.authorRusnák, Františekcs
dc.contributor.refereeHavránek, Zdeněkcs
dc.date.created2023cs
dc.description.abstractPředmětem práce je návrh programovatelné odporové dekády řízené mikroprocesorem z rodiny STM32. Návrh odporové dekády je zaměřen na budoucí využití při testování energy harvesterů. Teoretická část se zabývá průzkumem trhu, kde jsou uvedeny některé příklady běžně dostupných odporových dekád. Dále je vytvořen hrubý návrh odporové dekády, který může být založen na několika principech. Standardní princip realizace odporové dekády je použití odporové řady spínané relátky. Práce se věnuje i řešením, která jsou založena nahrazení komplexních odporových dekád elektronickými aktivními prvky. Pro výsledné zapojení byl vybrán aktivní princip realizace odporové dekády, který byl odsimulován a realizován jako zapojení na desce plošných spojů. V závěrečné části této práce bylo zapojení změřeno pro celý rozsah nastavitelných hodnot výstupního odporu. Hotová dekáda generuje odpor v rozsahu od 100 Ohmů až po 10 mega-Ohmů. Díky komunikaci pomocí příkazů SCPI je zařízení vhodné pro aplikaci v automatizovaném měření.cs
dc.description.abstractGoal of this work is design of programmable resistance decade controlled by microprocessor from the family STM32. The resistance decade will be used for testing energy harvesters. The theoretical parts deals with market research of commonly available resistor decades. The first designs of resistance decade were created. The principles of working can be multiple. The standard principle of working resistance decade is based on resistor rows switched by relays. The work also deals with solutions where is complex resistor rows replaced by electronics active components. In the practical part of this thesis, active design was designed builded and measured for all its range. Resistor decade can generate resistance from 100 Ohms to 10 mega-Ohms. Protocol SCPI allows to use this device in automated measurement.en
dc.description.markBcs
dc.identifier.citationRUSNÁK, F. Programovatelná odporová zátěž [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.cs
dc.identifier.other151854cs
dc.identifier.urihttp://hdl.handle.net/11012/210128
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectProgramovatelná odporová zátěžcs
dc.subjectOdporová dekádacs
dc.subjectSTM32cs
dc.subjectElektronické řízení odporové dekádycs
dc.subjectEnergy harvestercs
dc.subjectProgrammable resistive loaden
dc.subjectResistive decadeen
dc.subjectSTM32en
dc.subjectElectronic control of resistive decadeen
dc.subjectEnergy harvesteren
dc.titleProgramovatelná odporová zátěžcs
dc.title.alternativeProgrammable resistance decadeen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2023-06-07cs
dcterms.modified2023-06-08-11:46:29cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid151854en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 15:01:07en
sync.item.modts2025.01.15 22:26:52en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
22.26 MB
Format:
Adobe Portable Document Format
Description:
file final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
1.7 MB
Format:
Unknown data format
Description:
file appendix-1.zip
Download
Thumbnail Image
Name:
review_151854.html
Size:
9.88 KB
Format:
Hypertext Markup Language
Description:
file review_151854.html
Download
Collections
2023