Zabezpečení přenosu dat Reedovými-Müllerovými kódy
| but.committee | doc. Ing. Vladimír Kapoun, CSc. (předseda) doc. Ing. Václav Zeman, Ph.D. (místopředseda) Ing. Petr Kovář, Ph.D. (člen) doc. Mgr. Karel Slavíček, Ph.D. (člen) doc. Ing. Pavel Šilhavý, Ph.D. (člen) doc. Ing. Zdeněk Martinásek, Ph.D. (člen) Ing. Ondřej Krajsa, Ph.D. (člen) | cs |
| but.defence | Proč jste zvolil implementaci kodeku v hradlovém poli FPGA? Proč jste provedl jedinou simulaci k ověření kodeku? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Němec, Karel | cs |
| dc.contributor.author | Hrouza, Ondřej | cs |
| dc.contributor.referee | Burda, Karel | cs |
| dc.date.created | 2010 | cs |
| dc.description.abstract | Cílem této bakalářské práce je navrhnout Reedův-Müllerův kód, který zabezpečí přenos dat proti t = 4 nezávislým chybám, při informační rychlosti R ? 0,5 a pro tento kód vypracovat podrobný návrh realizace kodeku. Aby bylo možno provést tento návrh, je nezbytné seznámit se se základními vlastnosti Reedových-Müllerových kódů. K pochopení funkce kodeku Reedova-Müllerova kódu je v práci rozebrán proces kódování a dekódování, jenž je založen na metodě využívající většinovou logiku. Pro návrh kodeku, který se skládá z kodéru a dekodéru, je využito obvodů programovatelné logiky FPGA. Tyto obvody se programují v jazyce VHDL, kdy pro návrh zdrojových kódů je použito prostření Xilinx ISE 10.1. V práci je podrobně rozebrána struktura a funkce kodéru i dekodéru zvoleného Reedových-Müllerových kódů a jsou zde prezentovány části navržených zdrojových kódů. Ověření funkční schopnosti kodeku je dosaženo simulací v programu ModelSim SE 5.7f. Výsledky simulace jsou spolu s dalším návrhem realizace výstupem této práce. | cs |
| dc.description.abstract | The aim of this work is to propose a Reed-Muller code that secure data transfer to t = 4 independent errors, the information rate R ? 0,5 and for this code to produce a detailed proposal for implementation of the codec. In order to implement this proposal, it is necessary to familiarize themselves with the basic properties Reed-Muller codes. To understand the function of codec Reed-Muller code is in this thesis analyzed the process of encoding and decoding, which is based on a method of using the majority logic. For the design of codec, which consists of encoder and decoder, are used programmable logic circuits FPGA. These circuits are programmed in VHDL language, when for the design source codes is used Xilinx ISE 10.1. In thesis is examined in detail the structure and function of the encoder and decoder chosen Reed-Muller code and there are presented parts of the proposed source codes. Verify the functional ability of the codec is achieved by simulation in program ModelSim SE 5.7f. The simulation results together with the another proposal realization are output of this work. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | HROUZA, O. Zabezpečení přenosu dat Reedovými-Müllerovými kódy [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2010. | cs |
| dc.identifier.other | 32196 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/5985 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Reedův-Müllerův kód | cs |
| dc.subject | kodér | cs |
| dc.subject | dekodér | cs |
| dc.subject | FPGA | cs |
| dc.subject | jazyk VHDL. | cs |
| dc.subject | Reed-Muller code | en |
| dc.subject | encoder | en |
| dc.subject | decoder | en |
| dc.subject | FPGA | en |
| dc.subject | VHDL language. | en |
| dc.title | Zabezpečení přenosu dat Reedovými-Müllerovými kódy | cs |
| dc.title.alternative | Data transmition security with Reed-Müller codes | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2010-06-15 | cs |
| dcterms.modified | 2010-07-13-11:45:21 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 32196 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.16 13:16:31 | en |
| sync.item.modts | 2025.01.15 17:32:05 | en |
| thesis.discipline | Teleinformatika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |