Přídavný paměťový modul pro vysokorychlostní kameru

Simple item page
but.committeedoc. Ing. Ivan Szendiuch, CSc. (předseda) prof. Ing. Jiří Mišurec, CSc. (místopředseda) Ing. Ondřej Hégr, Ph.D. (člen) doc. Ing. Pavel Šteffan, Ph.D. (člen) prof. Ing. Jaroslav Boušek, CSc. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s cílem a řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Otázky k diskuzi: Student otázku oponenta zodpověděl. Bylo nutno mít 14 vrstvou desku? - vysvětleno. Cena 14 vrstvé desky? - zhruba 1500 Kč.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorMusil, Vladislavcs
dc.contributor.authorTrtílek, Jakubcs
dc.contributor.refereeŠteffan, Pavelcs
dc.date.created2017cs
dc.description.abstractCílem diplomové práce je návrh rychlého paměťového modulu a seznámení se s problematikou týkající se ukládání dat v paměti vysokorychlostní kamery. Práce se zabývá dvěma návrhy k rozšíření paměťové kapacity vysokorychlostní kamery pomocí pamětí typu DDR3. Pro výslednou výrobu byla vybrána komerčně vhodnější varianta. Hlavním úkolem je design schématického zapojení ovládacího obvodu FPGA, který bude řídit datový přenos z CMOS senzoru kamerového systému do nadřazeného vývojového prostředí MicroZed. Výsledný návrh by měl umožnit komerční prodej vysokorychlostní kamery jako samostatné jednotky.cs
dc.description.abstractGoal of the diploma thesis is a design of fast memory module and to introduce myself with issues involved in data storage in memory of high speed camera. The work is concerned about two designs adding memory capacity of high speed camera with DDR3 memory modules. For production is selected the more suitable design that is better for commercial purposes. The main objective is to design a schematic with FPGA as a main controller, that will operate data flow from CMOS sensor to superior development board MicroZed. Final design should allow us to sell the high speed camera as a separate unit.en
dc.description.markAcs
dc.identifier.citationTRTÍLEK, J. Přídavný paměťový modul pro vysokorychlostní kameru [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.cs
dc.identifier.other102962cs
dc.identifier.urihttp://hdl.handle.net/11012/66031
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectVysokorychlostní kameracs
dc.subjectDDR3 SDRAMcs
dc.subjectDDR3 SODIMMcs
dc.subjectFPGAcs
dc.subjectArtix typu XC7A50T a XC7A200Tcs
dc.subjectnávrh paměťového modulucs
dc.subjectHigh speed video cameraen
dc.subjectDDR3 SDRAMen
dc.subjectDDR3 SODIMMen
dc.subjectFPGAen
dc.subjectArtix XC7A50T and XC7A200Ten
dc.subjectdesign of memory moduleen
dc.titlePřídavný paměťový modul pro vysokorychlostní kamerucs
dc.title.alternativeExtended memory module for the high-speed cameraen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2017-06-06cs
dcterms.modified2017-06-08-15:30:33cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid102962en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:29:51en
sync.item.modts2025.01.15 15:34:18en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
6.92 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
348.48 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_102962.html
Size:
5.16 KB
Format:
Hypertext Markup Language
Description:
file review_102962.html
Download
Collections
2017