Návrh nábojové pumpy se spojitou frekvenční regulací

Abstract

Táto diplomová práca sa zaoberá tranzistorovým návrhom nábojovej pumpy vhodnej pre programovanie EEPROM pamätí v technológii BCD65 s napájacím napätím 2,5 V. Navrhnutá topológia využíva štvorfázový riadiaci signál, výhradne PMOS tranzistory bez vplyvu body efektu a poklesu napätia na prahovom napätí spínačov. Je riadená spätnoväzobnou spojitou reguláciou pracovnej frekvencie. Pomocou top-down metodológie boli v tejto práci vytvorené symbolické a behaviorálne modely, ktoré boli následne porovnané s výsledkami tranzistorového modelu pre overenie správnosti oboch častí návrhu. Tranzistorový návrh bol vytvorený a overený pomocou prostredia Cadence Virtuoso. Výsledný návrh pracuje vo frekvenčnom rozsahu 6-80 MHz s výstupným prúdom do 60 A a spĺňa požiadavky na stabilitu a účinnosť pri minimalizovaných parazitických stratách.

This thesis focuses on the transistor-level design of a charge pump suitable for EEPROM memory programming, implemented in BCD65 technology with a 2.5 V supply voltage. The proposed topology uses a four-phase control signal and exclusively PMOS transistors, eliminating the impact of body effect and threshold voltage drop across switches. The circuit is controlled by a feedback-based continuous frequency regulation loop. A top-down methodology was applied to develop symbolic and behavioral models, which were subsequently compared with the transistor-level simulation results to verify the correctness of both modeling approaches. The transistor-level design was implemented and verified using the Cadence Virtuoso environment. The final design operates in the frequency range of 6–80 MHz with an output current up to 60 A and meets the requirements for stability and efficiency while minimizing parasitic losses.