Implementace modulární aritmetiky do obvodů FPGA a ASIC

Simple item page
but.committeeprof. Ing. Radimír Vrba, CSc. (předseda) doc. Ing. Lukáš Fujcik, Ph.D. (místopředseda) doc. Ing. Jan Maschke, CSc. (člen) doc. Ing. Josef Šandera, Ph.D. (člen) Ing. Jiří Špinka (člen)cs
but.defenceStudent seznámil státní zkušební komisi s cílem a řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále student zodpověděl doplňující otázky: 1) K čemu se modulární aritmetika používá? 2) Jaká je její výhoda oproti konvenčnímu přístupu?cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorDvořák, Vojtěchcs
dc.contributor.authorSýkora, Michalcs
dc.contributor.refereeBohrn, Marekcs
dc.date.created2015cs
dc.description.abstractTáto práca sa zaoberá analýzou, návrhom a implementáciou modulárnej aritmetiky do obvodov FPGA a ASIC. Jej hlavným cieľom je vytvoriť knižnicu syntetizovateľných funkcií v jazyku C++/SystemC pre operácie v modulárnej aritmetike s využitím Montgomeryho redukcie a porovnať výsledky implementácie s klasickými algoritmami.cs
dc.description.abstractThis thesis is focused on analysis, design and implementation of modular arithmetic in FPGAs and ASICs. Its main objective is to create a C++/SystemC library, that contains synthesizable functions for operations with Montgomery reduction in modular arithmetic. Results of the implementation of Montgomery reduction are compared with results of classic algorithms for modular arithmetic.en
dc.description.markAcs
dc.identifier.citationSÝKORA, M. Implementace modulární aritmetiky do obvodů FPGA a ASIC [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2015.cs
dc.identifier.other85946cs
dc.identifier.urihttp://hdl.handle.net/11012/41548
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectASICcs
dc.subjectFPGAcs
dc.subjectModulárna aritmetikacs
dc.subjectModulárne násobeniecs
dc.subjectMontgomeryho redukciacs
dc.subjectSystemCcs
dc.subjectASICen
dc.subjectFPGAen
dc.subjectModular arithmeticen
dc.subjectModular multiplicationen
dc.subjectMontgomery reductionen
dc.subjectSystemCen
dc.titleImplementace modulární aritmetiky do obvodů FPGA a ASICcs
dc.title.alternativeImplementation of modular arithmetic in FPGAs and ASICsen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2015-06-16cs
dcterms.modified2015-06-17-15:45:18cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid85946en
sync.item.dbtypeZPen
sync.item.insts2025.03.16 23:41:41en
sync.item.modts2025.01.15 16:59:27en
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.08 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
138.57 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_85946.html
Size:
4.34 KB
Format:
Hypertext Markup Language
Description:
file review_85946.html
Download
Collections
2015