Optimalizace podpůrných kryptografických operací pomocí hardware

Simple item page
but.committeedoc. Ing. Jan Hajný, Ph.D. (předseda) doc. Ing. Petr Číka, Ph.D. (místopředseda) Ing. Peter Cíbik (člen) Ing. Tomáš Lieskovan (člen) Ing. Jan Dvořák, Ph.D. (člen) Mgr. Jakub Vostoupal (člen)cs
but.defenceStudent prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil bakalářskou práci s výhradami a odpověděl na otázky členů komise a oponenta.cs
but.jazykčeština (Czech)
but.programInformační bezpečnostcs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorCíbik, Petercs
dc.contributor.authorČurilla, Jakubcs
dc.contributor.refereeSmékal, Davidcs
dc.date.accessioned2022-09-16T14:50:37Z
dc.date.available2022-09-16T14:50:37Z
dc.date.created2022cs
dc.description.abstractTáto práca sa zaoberá popisom obvodov architektúry FPGA ich štruktúry, jazyka VHDL, vývojovým postupom pre FPGA, kryptografiou jej delením a kryptografickými algoritmami, a následnou implementáciou a realizáciou podporných funkcií pre kryptografické operácie v jazyku VHDL, ich časovou a výkonnostnou analýzou, a vzájomným porovnaním.cs
dc.description.abstractThis work deals with the description of FPGA architecture circuits, their structure, VHDL language, FPGA design flow, cryptography and cryptographic algorithms, and subsequent implementation and realization of support functions for cryptographic operations in VHDL language, their time and performance analysis, and mutual comparison.en
dc.description.markDcs
dc.identifier.citationČURILLA, J. Optimalizace podpůrných kryptografických operací pomocí hardware [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.cs
dc.identifier.other145360cs
dc.identifier.urihttp://hdl.handle.net/11012/208352
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFPGAcs
dc.subjectVHDLcs
dc.subjectVivadocs
dc.subjectVývojový postup FPGAcs
dc.subjectKryptografiacs
dc.subjectKryptografické operáciecs
dc.subjectLogické XORcs
dc.subjectNásobeniecs
dc.subjectModulárna aritmetikacs
dc.subjectSimuláciacs
dc.subjectSyntézacs
dc.subjectImplementáciacs
dc.subjectČasová analýzacs
dc.subjectAnalýza vytížení zdrojovcs
dc.subjectFPGAen
dc.subjectVHDLen
dc.subjectVivadoen
dc.subjectFPGA design flowen
dc.subjectCryptographyen
dc.subjectCryptographic operationsen
dc.subjectLogical XORen
dc.subjectMultiplicationen
dc.subjectModular arithmeticen
dc.subjectSimulationen
dc.subjectSynthesisen
dc.subjectImplementationen
dc.subjectTime analysisen
dc.subjectResource utilization analysisen
dc.titleOptimalizace podpůrných kryptografických operací pomocí hardwarecs
dc.title.alternativeOptimization of supporting cryptographic operations using hardwareen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2022-09-02cs
dcterms.modified2022-09-02-19:41:16cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid145360en
sync.item.dbtypeZPen
sync.item.insts2022.09.16 16:50:37en
sync.item.modts2022.09.16 16:12:09en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
2.25 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
14.29 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_145360.html
Size:
7.3 KB
Format:
Hypertext Markup Language
Description:
review_145360.html
Download
Collections
2022