Akcelerace kompresního algoritmu LZ4 v FPGA

Abstract

Tato práce popisuje implementaci kompresního algoritmu LZ4 v syntetizovatelném jazyce z rodiny C/C++, pomocí kterého je možné získat VHDL kód pro FPGA čipy na síťových kartách. Podle specifikace algoritmu je implementovaná softwarová verze kompresoru a dekompresoru, která je poté transformována do syntetizovatelného jazyka, ze kterého je vygenerován plně funkční VHDL kód obou komponent. Jednotlivé implementace jsou poté porovnány na základě doby běhu a kompresního poměru. Práce demonstruje význam a sílu high-level syntézy a vysokoúrovňového přístupu z klasických programovacích jazyků při návrhu a implementaci aplikací v hardwaru.This project describes the implementation of an LZ4 compression algorithm in a C/C++-like language, that can be used to generate VHDL programs for FPGA integrated circuits embedded in accelerated network interface controllers (NICs). Based on the algorithm specification, software versions of LZ4 compressor and decompressor are implemented, which are then transformed into a synthesizable language, that is then used to generate fully functional VHDL code for both components. Execution time and compression ratio of all implementations are then compared. The project also serves as a demonstration of usability and influence of high-level synthesis and high-level approach to design and implementation of hardware applications known from common programming languages.