Referenční příklady pro řídící systém EUS FS

Simple item page
but.committeeprof. Dr. Ing. Alexandr Štefek, Dr. (předseda) doc. Ing. Petr Beneš, Ph.D. (místopředseda) Ing. Ilona Janáková, Ph.D. (člen) Ing. Pavel Kučera, Ph.D. (člen) Ing. Miloslav Richter, Ph.D. (člen) Ing. Radek Štohl, Ph.D. (člen)cs
but.defenceStudent zodpověděl všechny položené otázky a obhájil BP.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorValach, Soběslavcs
dc.contributor.authorJíša, Pavelcs
dc.contributor.refereeKváš, Marekcs
dc.date.created2010cs
dc.description.abstractTato bakalářská práce se zabývá popisem zařízení EUS FS a v další části vytvoření referenčních příkladů na hradlové pole FPGA a další příklady na kooperaci hradlového pole a linuxového procesoru, dále je popsán program BUS pro práci se sběrnicí a byla provedena jeho modifikace.cs
dc.description.abstractThis bechelor thesis, in the first part, is focused on a description of the EUS FS device and in a second part there is created reference excercise on gate array FPGA and other examples on cooperation of a gate array and linux processor. Next step describes the BUS programme which is designed for a work with a bus. There has been made a modification of this Bus programme.en
dc.description.markEcs
dc.identifier.citationJÍŠA, P. Referenční příklady pro řídící systém EUS FS [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2010.cs
dc.identifier.other30905cs
dc.identifier.urihttp://hdl.handle.net/11012/16412
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectEUS FScs
dc.subjectFPGAcs
dc.subjectVHDLcs
dc.subjectčítačecs
dc.subjectSpartan3ecs
dc.subjectEtrax FScs
dc.subjectPicoblazecs
dc.subjectspolupráce procesoru s FPGAcs
dc.subjectknihovna BUS_SPACEcs
dc.subjectprogram BUScs
dc.subjectEUS FSen
dc.subjectFPGAen
dc.subjectVHDLen
dc.subjectcountersen
dc.subjectSpartan3een
dc.subjectEtrax FSen
dc.subjectPicoblazeen
dc.subjectcooperation processor with FPGAen
dc.subjectlibrary BUS\_SPACEen
dc.subjectprogram BUSen
dc.titleReferenční příklady pro řídící systém EUS FScs
dc.title.alternativeEUS FS Reference Designen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2010-06-15cs
dcterms.modified2010-07-13-11:45:08cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid30905en
sync.item.dbtypeZPen
sync.item.insts2025.03.16 13:14:41en
sync.item.modts2025.01.15 23:35:57en
thesis.disciplineAutomatizační a měřicí technikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
2.75 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
39.18 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_30905.html
Size:
8.22 KB
Format:
Hypertext Markup Language
Description:
file review_30905.html
Download
Collections
2010