Využití architektury Network on Chip v moderních FPGA čipech

Abstract

Open-source framework Network Development Kit (NDK) zjednodušuje tvorbu vysokorychlostních aplikací na FPGA. Jeho datové cesty se širokou sběrnicí však nejsou kompatibilní s implementací na momentálních Network on Chip (NoC) FPGA čipech, které se dnes nacházejí v čipech AMD Versal, Intel Agilex a zejména Achronix Speedster7t. Tato práce se zabývá implementací NDK na NoC čipy a jejich využítí ve vysokorychlostních síťových aplikací. Nejprve analyzuje, jak NoC spravuje přístup do paměti, taktování a směrování, a následně přepracovává NDK kolem vrstvy kompatibility ve VHDL, která převádí NoC provoz založený na AXI do nativních proudů MFB/MVB tohoto frameworku. Návrh je určen pro desku AC7t1500 a je simulován v prostředí cocotb. Jako cílový stav bylo navrženo řešení s propustností 400 Gb/s, v němž osm připojovacích bodů NoC plně využije tuto šířku pásma. V rámci práce byla implementována první část tohoto návrhu, která dosahuje rychlosti až 50 Gb/s a lze ji později rozšířit na plnou propustnost.

The open-source Network Development Kit (NDK) streamlines high-speed networking on FPGAs. However, its wide-bus datapaths do not align with the packet-switched Network on Chip now found in AMD Versal, Intel Agilex and, most prominently, Achronix Speedster7t devices. This thesis closes that gap. It first analyses how NoC fabrics alter memory access, clocking and routing, then refactors the NDK around a VHDL compatibility layer that translates AXI-based NoC traffic to the framework's native MFB/MVB streams. The design targets an AC7t1500 board and is simulated in the cocotb environment. A 400G design was proposed as a goal for this implementation, where eight NoC connection points can fully utilise this bandwidth. A part of this design was implemented that can reach up to 50G speeds and can later be scaled up to achieve the full throughput.