Kmitočtové syntezátory
but.committee | prof. Ing. Lubomír Brančík, CSc. (předseda) prof. Ing. Roman Maršálek, Ph.D. (místopředseda) Ing. Jiří Dřínovský, Ph.D. (člen) Ing. Dr. Techn. Vojtěch Derbek (člen) doc. Ing. Jiří Masopust, CSc. (člen) prof. Ing. Čestmír Vlček, CSc. (člen) | cs |
but.defence | Student prezentuje výsledky a postupy řešení své diplomové práce. Následně odpovídá na dotazy vedoucího a oponenta práce a na dotazy členů zkušební komise. | cs |
but.jazyk | čeština (Czech) | |
but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Dřínovský, Jiří | cs |
dc.contributor.author | Lapčík, Josef | cs |
dc.contributor.referee | Špaček, Jiří | cs |
dc.date.created | 2011 | cs |
dc.description.abstract | Diplomová práce se zabývá rozborem a dělením frekvenčních syntezátorů a návrhem syntezátorů DDS a PLL. Jsou rozebrány základní typy syntezátorů a odlišnosti mezi způsoby jejich činnosti. V části návrhu jsou v práci podrobně popsány základní obvody obou syntezátorů a další obvody, které jsou pro návrh důležité. Po jednotlivých částech je podrobně rozebrán návrh DDS a PLL syntezátoru. Oba syntezátory jsou přímo realizovány a jsou k nim vytvořeny samostatné řídící aplikace. PLL syntezátor je přizpůsoben řízení i přes prostředí Agilent VEE. V Agilent VEE je navržena konkrétní vzorová aplikace, která slouží jako podklad pro přiloženou laboratorní úlohu. | cs |
dc.description.abstract | This diploma thesis concerns with analysis and dividing of frequency synthesizers and design of DDS, PLL synthesizers. Base types of frequency synthesizers are described including differences between methods of their operation. Base circuits of both – DDS and PLL synthesizers and other important circuits are described in details at design part of this thesis. Design of DDS and PLL synthesizer is described in particular sections. Both synthesizers are directly realized and stand-alone control applications are created. PLL synthesizer is also ready to control thru Agilent VEE program environment. Particular example application is designed in Agilent VEE. This application is used as basis of attached lab project. | en |
dc.description.mark | A | cs |
dc.identifier.citation | LAPČÍK, J. Kmitočtové syntezátory [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2011. | cs |
dc.identifier.other | 39340 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/7297 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | Frekvenční syntéza | cs |
dc.subject | přímá digitální syntéza | cs |
dc.subject | fázový závěs | cs |
dc.subject | předdělič | cs |
dc.subject | napětím řízený oscilátor | cs |
dc.subject | stabilizátor napětí | cs |
dc.subject | USB řadič | cs |
dc.subject | řídící slovo. | cs |
dc.subject | Frequency synthesis | en |
dc.subject | direct digital synthesis (DDS) | en |
dc.subject | phase locked loop (PLL) | en |
dc.subject | prescaler | en |
dc.subject | voltage control oscillator (VCO) | en |
dc.subject | voltage stabilizer | en |
dc.subject | USB controller | en |
dc.subject | control word. | en |
dc.title | Kmitočtové syntezátory | cs |
dc.title.alternative | Frequency Synthesizers | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2011-06-07 | cs |
dcterms.modified | 2011-07-15-10:45:22 | cs |
eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
sync.item.dbid | 39340 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.26 11:29:03 | en |
sync.item.modts | 2025.01.15 20:49:33 | en |
thesis.discipline | Elektronika a sdělovací technika | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 4.96 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- appendix-1.rar
- Size:
- 9.64 MB
- Format:
- Unknown data format
- Description:
- appendix-1.rar
Loading...
- Name:
- review_39340.html
- Size:
- 6.83 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_39340.html