Transformace jazyka C do VHDL
but.committee | prof. Ing. Tomáš Hruška, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) doc. Ing. Radek Burget, Ph.D. (člen) doc. Ing. Vladimír Janoušek, Ph.D. (člen) Ing. Zbyněk Křivka, Ph.D. (člen) Prof. RNDr. Milan Mišovič, CSc. (člen) | cs |
but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další doplňující dotazy členů komise. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené dotazy rozhodla práci hodnotit stupněm "B". Otázky u obhajoby: Dotaz mám v podstatě jeden - proč se autor nedržel zadání a které z prezentovaných algoritmů vlastně implementoval. | cs |
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Masařík, Karel | cs |
dc.contributor.author | Mecera, Martin | cs |
dc.contributor.referee | Kolář, Dušan | cs |
dc.date.accessioned | 2020-06-23T09:06:50Z | |
dc.date.available | 2020-06-21 | cs |
dc.date.created | 2010 | cs |
dc.description.abstract | Práce popisuje proces transformace chování procesoru popsaného v jazyku C do jazyku VHDL. Jednotlivé kroky automatizované transformace jsou porovnány oproti manuálnímu návrhu procesoru. Práce vyzdvihuje výhody vnitřní reprezentace programu ve formě grafu. V práci jsou uvedeny optimalizace založené na několika faktorech. Jedním z nich jsou algebraické úpravy výrazů. Vhodnou aplikací vlastností matematických operátorů - asociativity, komutativity a distributivity - lze snížit dobu výpočtu nebo omezit prostorovou náročnost výpočtu. Zvláštní pozornost je věnována optimalizacím, které využívají paralelizmus dílčích výpočetních operací k plánování. Jsou diskutovány algoritmy plánování omezeného časem a prostorem. Práci uzavírá kapitola o alokaci zdrojů. | cs |
dc.description.abstract | The thesis describes the process of transformation of the behavior of processor described in C language into VHDL language. Individual steps of automatized transformation are compared to manual design of processor. The thesis highlights advantages of the internal representation of program in the form of graph. Optimizations based on various factors are introduced in this thesis. One of them are algebraic modifications of expressions. The time of computation or space requirements of the circuit can be lowered by proper aplication of properties of math operators - associativity, comutativity and distributivity. Special attention is payed to optimizations, that make use of parallelism of operations for the process of planning. Algorithms of time-constrained scheduling and resource-constrained scheduling are discussed. The end of this thesis is devoted to resource allocation. | en |
dc.description.mark | B | cs |
dc.identifier.citation | MECERA, M. Transformace jazyka C do VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010. | cs |
dc.identifier.other | 34610 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/54292 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Přístup k plnému textu prostřednictvím internetu byl licenční smlouvou omezen na dobu 10 roku/let | cs |
dc.subject | jazyk VHDL | cs |
dc.subject | jazyk C | cs |
dc.subject | transformace | cs |
dc.subject | jazyk ISAC | cs |
dc.subject | paralelizmus | cs |
dc.subject | procesor | cs |
dc.subject | graf | cs |
dc.subject | optimalizace | cs |
dc.subject | plánování | cs |
dc.subject | alokace | cs |
dc.subject | VHDL language | en |
dc.subject | C language | en |
dc.subject | transformation | en |
dc.subject | ISAC language | en |
dc.subject | paralelism | en |
dc.subject | processor | en |
dc.subject | graph | en |
dc.subject | optimization | en |
dc.subject | allocation | en |
dc.title | Transformace jazyka C do VHDL | cs |
dc.title.alternative | Transformation from C to VHDL Language | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2010-06-21 | cs |
dcterms.modified | 2020-05-09-23:41:12 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 34610 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2021.11.23 01:02:45 | en |
sync.item.modts | 2021.11.22 23:54:41 | en |
thesis.discipline | Informační systémy | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémů | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 1 of 1
Loading...
- Name:
- review_34610.html
- Size:
- 1.42 KB
- Format:
- Hypertext Markup Language
- Description:
- review_34610.html