Hardwarová realizace numerického integrátoru s metodou vyššího řádu
but.committee | doc. Ing. Jaroslav Zendulka, CSc. (předseda) prof. RNDr. Milan Češka, CSc. (místopředseda) Ing. Vladimír Bartík, Ph.D. (člen) doc. Ing. Jiří Rybička, Dr. (člen) RNDr. Marek Rychlý, Ph.D. (člen) Ing. Igor Szőke, Ph.D. (člen) | cs |
but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm velmi dobře (B). Otázky u obhajoby: Řešení soustavy rovnic máte implementováno pouze pro fixed point reprezentaci. Diskutujte možnost implementace pomocí floating point. Diskutujte využití FPGA pro implementované integrátory. Kolik integrátorů je vejde do vámi testovaného FPGA? Kolik členů Taylorovy řady je možné spočítat? Diskutujte možné rozšíření na jiné typy FPGA. | cs |
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Šátek, Václav | cs |
dc.contributor.author | Matečný, František | cs |
dc.contributor.referee | Veigend, Petr | cs |
dc.date.accessioned | 2019-04-04T04:08:40Z | |
dc.date.available | 2019-04-04T04:08:40Z | |
dc.date.created | 2018 | cs |
dc.description.abstract | Práca popisuje numerickú integráciu a riešenie obyčajných diferenciálnych rovníc pomocou metódy Taylorovej rady v rôznych typoch integrátorov. Ďalej je popísaná aritmetika pevnej a pohyblivej rádovej čiarky. Následne sú predstavené návrhy a spôsob výpočtu paralelných integrátorov s operáciou násobenia a delania v prevedení pevnej a pohyblivej rádovej čiarky. Súčasťou práce je taktiež popísanie integrátorov vo VHDL a ich implementácia v FPGA. V závere práce je analyzovaná časová zložitosť výpočtu s inými numerickými metódami. | cs |
dc.description.abstract | This work describes numerical integration and solution for ordinary differential equations by the Taylor series by different types of integrators. The next part is a description of floating point and fixed point arithmetic. Subsequently, we are presenting designs and calculation methods for parallels multiplication and division integrators in floating point and fixed point arithmetic. The designs were realized in VHDL and implemented on FPGA. Finally we summarizes the proposed solution and compare time complexity with another numerical methods. | en |
dc.description.mark | B | cs |
dc.identifier.citation | MATEČNÝ, F. Hardwarová realizace numerického integrátoru s metodou vyššího řádu [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018. | cs |
dc.identifier.other | 114882 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/84890 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | diferenciálna rovnica | cs |
dc.subject | numerická integrácia | cs |
dc.subject | Taylorova rada | cs |
dc.subject | pevná rádová čiarka | cs |
dc.subject | pohyblivá rádová čiarka | cs |
dc.subject | integrátor | cs |
dc.subject | FPGA | cs |
dc.subject | diferential equnation | en |
dc.subject | numeric integration | en |
dc.subject | Taylor series | en |
dc.subject | fixed point | en |
dc.subject | floating point | en |
dc.subject | integrator | en |
dc.subject | FPGA | en |
dc.title | Hardwarová realizace numerického integrátoru s metodou vyššího řádu | cs |
dc.title.alternative | Hardware Realization of Higher Order Numerical Integrator | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2018-06-20 | cs |
dcterms.modified | 2020-05-10-16:13:28 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 114882 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2021.11.12 10:12:22 | en |
sync.item.modts | 2021.11.12 09:37:50 | en |
thesis.discipline | Informační systémy | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémů | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 4 of 4
Loading...
- Name:
- final-thesis.pdf
- Size:
- 3.31 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- Posudek-Vedouci prace-21205_v.pdf
- Size:
- 86.35 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek-Vedouci prace-21205_v.pdf
Loading...
- Name:
- Posudek-Oponent prace-21205_o.pdf
- Size:
- 90.85 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek-Oponent prace-21205_o.pdf
Loading...
- Name:
- review_114882.html
- Size:
- 1.47 KB
- Format:
- Hypertext Markup Language
- Description:
- review_114882.html