Hardwarová realizace numerického integrátoru s metodou vyššího řádu

but.committeedoc. Ing. Jaroslav Zendulka, CSc. (předseda) prof. RNDr. Milan Češka, CSc. (místopředseda) Ing. Vladimír Bartík, Ph.D. (člen) doc. Ing. Jiří Rybička, Dr. (člen) RNDr. Marek Rychlý, Ph.D. (člen) Ing. Igor Szőke, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm velmi dobře (B). Otázky u obhajoby: Řešení soustavy rovnic máte implementováno pouze pro fixed point reprezentaci. Diskutujte možnost implementace pomocí floating point. Diskutujte využití FPGA pro implementované integrátory. Kolik integrátorů je vejde do vámi testovaného FPGA? Kolik členů Taylorovy řady je možné spočítat? Diskutujte možné rozšíření na jiné typy FPGA.cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorŠátek, Václavcs
dc.contributor.authorMatečný, Františekcs
dc.contributor.refereeVeigend, Petrcs
dc.date.accessioned2019-04-04T04:08:40Z
dc.date.available2019-04-04T04:08:40Z
dc.date.created2018cs
dc.description.abstractPráca popisuje numerickú integráciu a riešenie obyčajných diferenciálnych rovníc pomocou metódy Taylorovej rady v rôznych typoch integrátorov. Ďalej je popísaná aritmetika pevnej a pohyblivej rádovej čiarky. Následne sú predstavené návrhy a spôsob výpočtu paralelných integrátorov s operáciou násobenia a delania v prevedení pevnej a pohyblivej rádovej čiarky. Súčasťou práce je taktiež popísanie integrátorov vo VHDL a ich implementácia v FPGA. V závere práce je analyzovaná časová zložitosť výpočtu s inými numerickými metódami.cs
dc.description.abstractThis work describes numerical integration and solution for ordinary differential equations by the Taylor series by different types of integrators. The next part is a description of floating point and fixed point arithmetic. Subsequently, we are presenting designs and calculation methods for parallels multiplication and division integrators in floating point and fixed point arithmetic. The designs were realized in VHDL and implemented on FPGA. Finally we summarizes the proposed solution and compare time complexity with another numerical methods.en
dc.description.markBcs
dc.identifier.citationMATEČNÝ, F. Hardwarová realizace numerického integrátoru s metodou vyššího řádu [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.cs
dc.identifier.other114882cs
dc.identifier.urihttp://hdl.handle.net/11012/84890
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectdiferenciálna rovnicacs
dc.subjectnumerická integráciacs
dc.subjectTaylorova radacs
dc.subjectpevná rádová čiarkacs
dc.subjectpohyblivá rádová čiarkacs
dc.subjectintegrátorcs
dc.subjectFPGAcs
dc.subjectdiferential equnationen
dc.subjectnumeric integrationen
dc.subjectTaylor seriesen
dc.subjectfixed pointen
dc.subjectfloating pointen
dc.subjectintegratoren
dc.subjectFPGAen
dc.titleHardwarová realizace numerického integrátoru s metodou vyššího řáducs
dc.title.alternativeHardware Realization of Higher Order Numerical Integratoren
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2018-06-20cs
dcterms.modified2020-05-10-16:13:28cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid114882en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 10:12:22en
sync.item.modts2021.11.12 09:37:50en
thesis.disciplineInformační systémycs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.31 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-21205_v.pdf
Size:
86.35 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-21205_v.pdf
Loading...
Thumbnail Image
Name:
Posudek-Oponent prace-21205_o.pdf
Size:
90.85 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-21205_o.pdf
Loading...
Thumbnail Image
Name:
review_114882.html
Size:
1.47 KB
Format:
Hypertext Markup Language
Description:
review_114882.html
Collections