Výukový modul pro měření v předmětu Výkonová elektronika 1
| but.committee | doc. Dr. Ing. Miroslav Patočka (předseda) doc. Ing. Ondřej Vítek, Ph.D. (místopředseda) Ing. Petr Dohnal, Ph.D. (člen) doc. Ing. Pavel Vorel, Ph.D. (člen) doc. Ing. Radoslav Cipín, Ph.D. (člen) Ing. Petr Huták, Ph.D. (člen) Ing. Petr Procházka, Ph.D. (člen) prof. Ing. Jiří Skalický, CSc. (člen) | cs |
| but.defence | Student obhajoval diplomovou práci na téma Výukový modul pro měření v předmětu Výkonová elektronika 1. Diplomant prezentuje přehledně a srozumitelně. Otázky oponenta jsou odpovězeny a v diskuzi student reaguje pohotově. Komisí je práce hodnocena výborně. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Procházka, Petr | cs |
| dc.contributor.author | Tuhý, Luboš | cs |
| dc.contributor.referee | Vašíček, Adam | cs |
| dc.date.accessioned | 2019-04-04T03:31:41Z | |
| dc.date.available | 2019-04-04T03:31:41Z | |
| dc.date.created | 2014 | cs |
| dc.description.abstract | Tato diplomová práce se zabývá návrhem a realizací univerzálního tranzistorového měniče do předmětu Výkonová elektrotechnika 1. Výstupem této diplomové práce bude tranzistorový měnič, který bude sloužit jako demonstrativní pomůcka v laboratorních cvičeních kurzu výkonové elektrotechniky. Na laboratorním přípravku si studenti budou moci prakticky ověřit svoje teoreticky získané znalosti z dané problematiky. Součástí teoretického rozboru budou simulace navrhovaných obvodů prostřednictvím programu třídy Spice. | cs |
| dc.description.abstract | This thesis describes the design and implementation of the transistor inverter to the subject of power electronics first outcome of this thesis will transistorized inverter that will serve as a demonstration tool in laboratory practice course electrical power. The laboratory preparation, students will be able to virtually test your theory acquired knowledge of the issue. Part of the theoretical analysis will be proposed circuit simulation program through classes Spice. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | TUHÝ, L. Výukový modul pro měření v předmětu Výkonová elektronika 1 [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2014. | cs |
| dc.identifier.other | 71117 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/32238 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | tranzistorový měnič | cs |
| dc.subject | PWM modulace | cs |
| dc.subject | střída | cs |
| dc.subject | snižující měnič | cs |
| dc.subject | tranzistor inverter | en |
| dc.subject | PWM modulation | en |
| dc.subject | duty cycle | en |
| dc.subject | STEP DOWN | en |
| dc.title | Výukový modul pro měření v předmětu Výkonová elektronika 1 | cs |
| dc.title.alternative | Laboratory module for educational purposes | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2014-06-11 | cs |
| dcterms.modified | 2014-06-13-12:06:40 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 71117 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2021.11.12 20:11:29 | en |
| sync.item.modts | 2021.11.12 19:35:00 | en |
| thesis.discipline | Silnoproudá elektrotechnika a výkonová elektronika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav výkonové elektrotechniky a elektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |