Interpret Petriho sítí pro řídicí systémy s procesorem Atmel

Abstract

Práce se zabývá interpretací vnořených petriho sítí popsaných jazykem PNML na procesorech Atmel. Zahrnuje popis cílové architektury, jež je značně omezená, jak co se týčeoperační a úložní kapacity, tak i výkonu. A tedy značně ovlinila návrh a implentaci samotného interpretu. Ten je hlavní náplní této práce a bude tedy detailně popsán z obou zmíněných pohledů. Protože při všech krocích byl kladen důraz na možnost verifikace a simulace samotného interpretu, byl pro implementaci použit jazyk smalltalk na platformě squeak. Ten nám umožnil testovat interpret na PC a následně jej přeložit pro cílovou architekturu v nezměněné podobě. Motivace k tomuto řešení a podrobný popis převodu jsou rovněž předmětem této práce.

Thesis focuses on interpretation of nested petri nets described in PNML language on Atmel processors. It introduces this limited - from memory capacity and perfomance point of views - targeted architecture, since it greatly affected both design and implementation. The interpreter is thouroughly described from all aspects of its design. One of most important concerns in the whole process was the ability to test and verify achieved state of functionality quickly and possibly without Atmel processor. That’s why the implentation took place on a squeak platform, that allowed to translate whole interpreter for targeted platform. Motivation behind this and overall process of translation is also a subject of this work.