Interaktivní simulátor pro grafy toku dat
but.committee | doc. Ing. Vladimír Janoušek, Ph.D. (předseda) doc. Ing. Zdeněk Kotásek, CSc. (místopředseda) doc. Ing. Lukáš Burget, Ph.D. (člen) Ing. Bohuslav Křena, Ph.D. (člen) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen) | cs |
but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm výborně (A). Otázky u obhajoby: V dotazovacím jazyce (resp. interpretu) mi chybí příkaz 'until' pro zastavení simulace při splnění nějaké podmínky. Jak moc náročné by bylo rozšíření simulátoru? Jaká je výkonnost simulace (např. v počtu interpretovaných uzlů grafu za sekundu)? | cs |
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Charvát, Lukáš | cs |
dc.contributor.author | Kovařík, David | cs |
dc.contributor.referee | Smrčka, Aleš | cs |
dc.date.created | 2015 | cs |
dc.description.abstract | Grafy toku dat jsou často používány při návrhu hardware. Jsou však vhodné také pro provádění hlubších analýz návrhů (např. funkční a formální verifikace). Simulátor prezentovaný v této práci vzniká jako podpůrný nástroj pro verifikační prostředí HADES. Cílem simulátoru je snížit potřebný čas a zvýšit kvalitu procesu verifikace. Pro efektivní provádění simulace byl navržen a implementován simulační algoritmus, který díky eliminaci nadbytečných vyhodnocení šetří výpočetní čas. Simulátor je vybaven několika výstupními rozhraními, která jsou připojena k simulačnímu jádru. První rozhraní poskytuje přímý výstup simulace v textové podobě. K němu existuje také interaktivní varianta, která dovoluje uživateli řídit běh simulace a manipulovat se stavem modelu. Třetí vytváří plnohodnotné uživatelské rozhraní určené pro vizualizaci průběhu simulace. | cs |
dc.description.abstract | Data-flow graphs are often used by hardware designers. Such graph representation is also very useful for performing deeper analysis of a design (including functional or formal verification). Simulator presented in this thesis is a support tool for verification environment HADES. The goal of the simulator is to decrease necessary time and increase quality of the verification process. To perform a simulation efficiently, a specific simulation algorithm which saves computation time by eliminating redundant evaluations has been introduced. The simulator is equiped with several output interfaces connected to a single simulation core. One output interface provides direct simulation output in text format. The second is also textual, but allows user to control the simulation. Finally, the third forms a graphical interface that visualizes simulation results. | en |
dc.description.mark | A | cs |
dc.identifier.citation | KOVAŘÍK, D. Interaktivní simulátor pro grafy toku dat [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015. | cs |
dc.identifier.other | 88459 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/52503 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | modelování | cs |
dc.subject | simulace | cs |
dc.subject | grafy toku dat | cs |
dc.subject | testování | cs |
dc.subject | vizualizace | cs |
dc.subject | modeling | en |
dc.subject | simulation | en |
dc.subject | data-flow graphs | en |
dc.subject | testing | en |
dc.subject | visualisation | en |
dc.title | Interaktivní simulátor pro grafy toku dat | cs |
dc.title.alternative | An Interactive Simulator for Data-flow Graphs | en |
dc.type | Text | cs |
dc.type.driver | bachelorThesis | en |
dc.type.evskp | bakalářská práce | cs |
dcterms.dateAccepted | 2015-06-15 | cs |
dcterms.modified | 2020-05-10-16:11:42 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 88459 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.18 19:22:44 | en |
sync.item.modts | 2025.01.15 18:08:59 | en |
thesis.discipline | Informační technologie | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémů | cs |
thesis.level | Bakalářský | cs |
thesis.name | Bc. | cs |
Files
Original bundle
1 - 4 of 4
Loading...
- Name:
- final-thesis.pdf
- Size:
- 798.13 KB
- Format:
- Adobe Portable Document Format
- Description:
- file final-thesis.pdf
Loading...
- Name:
- Posudek-Vedouci prace-16548_v.pdf
- Size:
- 85.96 KB
- Format:
- Adobe Portable Document Format
- Description:
- file Posudek-Vedouci prace-16548_v.pdf
Loading...
- Name:
- Posudek-Oponent prace-16548_o.pdf
- Size:
- 87.67 KB
- Format:
- Adobe Portable Document Format
- Description:
- file Posudek-Oponent prace-16548_o.pdf
Loading...
- Name:
- review_88459.html
- Size:
- 1.44 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_88459.html