Implementace auto-negociace pro Ethernetové rozhraní o rychlostech 25-100 Gb/s

but.committeeprof. Ing. Zdeněk Smékal, CSc. (předseda) doc. Ing. Jaroslav Sklenář, CSc. (místopředseda) Ing. Matěj Ištvánek, Ph.D. (člen) Ing. Jan Pospíšil (člen) Ing. Lukáš Benešl (člen) Ing. Vojtěch Fiala (člen)cs
but.defenceStudent prezentoval výsledky své práce a komise byla seznámena s posudky. Otázky oponenta: Jaké hodnoty taktovacích frekvencí jste ve vašem návrhu použil a proč? Ve zdrojových kódech explicitně definujete implementaci stavového automatu s kódováním one-hot. Proč jste zvolil právě toto kódování? Jaké jsou jeho výhody a nevýhody? V kapitole 6 uvádíte, že pro správnou funkci mechanismů v GTY transceiverech, jako je například regenerace hodinového signálu, jsou nutné velmi časté změny hodnot v přijímaném signálu, což je ve vašem případě problém kvůli klonování bitů auto-negociačních dat. Uvedl byste prosím toto tvrzení na pravou míru? GTY transceivery používají kódování 8B/10B, které by mělo zaručit dostatečné množství přechodů úrovní signálu pro regeneraci hodinového signálu, a to v případě jakékoliv kombinace přenášených dat. Otázky komise: V čem jste dělal simulaci? Navrhoval jste i samotný hardware? Student obhájil bakalářskou práci a odpověděl na otázky členů komise a oponenta.cs
but.jazykčeština (Czech)
but.programTelekomunikační a informační systémycs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorTomašov, Adriáncs
dc.contributor.authorVálek, Vladislavcs
dc.contributor.refereeJedlička, Petrcs
dc.date.created2021cs
dc.description.abstractBakalářská práce se zabývá návrhem auto-negociační komponenty pro síťové karty řízené hradlovými poli. Funkce auto-negociace slouží pro dohodu parametrů síťového provozu mezi dvěma stranami síťového kanálu. Mezi dohodnutelné parametry patří komunikační rychlost, schopnost pozastavení provozu a schopnost provozovat Forward Error Correction (FEC). V úvodu jsou představeny vnitřní bloky architektury UltraScale+ společnosti Xilinx, kde je nejvíce pozornosti věnováno blokům GTY. Dále jsou představeny zásady klauzule 73, standardu IEEE 802.3-2018, jež popisuje mechanismus funkce auto-negociace. Návrh je proveden v jazyce VHDL pro linkovou komunikační rychlost 25~Gb/s a zahrnuje popis postupů a případných změn, které je nutno provést při implementaci zmíněné funkce na hradlových polích využívající vysokorychlostní transceivery. Následně byla funkčnost zapojení ověřena v simulacích, jejichž výsledky jsou poskytnuty rovněž v této práci. Na závěr bylo provedeno testování auto-negociační funkce obsluhované zde vytvořenou komponentou, pročež byla využita síťová karta řízená hradlovým polem Virtex 7 UltraScale+. Při testování bylo využito zavedení sond Integrated Logic Analyzer (ILA) do struktry návrhu. Dosažené výsledky testování, věnující se jak průběhu auto-negociace, tak procesům ve fyzické vrstvě, jsou zde náležitě okomentovány.cs
dc.description.abstractThis bachelor's thesis addresses the design of the auto-negotiation component for network interface cards controlled by FPGAs. Auto-negotiation function allows to advertise the available communication parameters, like the link speed, the transmission pause ability or Forward Error Correction (FEC) ability, by either side of the common link and determine the common abilities, which will be used to establish a connection. In the beginning, the internal parts of Xilinx UltraScale+ FPGA family are introduced with greater emphasis on the description of GTY transceivers. In the next chapter are introduced the mechanisms of auto-negotiation function as described in clause 73 of the IEEE 802.3-2018 standard. The design here is created for Ethernet interfaces running at speed 25~Gbps and is written in VHDL language. The next chapter describes the necessary steps which are required for the implementation on the FPGAs, where high-speed transceivers are in use. Function of the created design was then checked within a simulation and the correspondent results are also provided in this thesis. In the end, the testing of the designed auto-negotiation component took place for which the network card with Vitex 7 UltraScale+ FPGA was used. The testing process includes the use of the Integrated Logic Analyzer (ILA) which was inserted into final design. The achieved results from testing of both, the auto-negotiation process and surrounding physical layer processes, are described here with proper commentary.en
dc.description.markAcs
dc.identifier.citationVÁLEK, V. Implementace auto-negociace pro Ethernetové rozhraní o rychlostech 25-100 Gb/s [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021.cs
dc.identifier.other133415cs
dc.identifier.urihttp://hdl.handle.net/11012/197895
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectauto-negociacecs
dc.subjectEthernetcs
dc.subjectFPGAcs
dc.subjectGTYcs
dc.subjectPCScs
dc.subjecttransceivercs
dc.subjectUltraScale+cs
dc.subjectVHDLcs
dc.subjectVirtexcs
dc.subjectXilinxcs
dc.subjectIEEE 802.3cs
dc.subjectauto-negotiationen
dc.subjectEtherneten
dc.subjectFPGAen
dc.subjectGTYen
dc.subjectPCSen
dc.subjecttransceiveren
dc.subjectUltraScale+en
dc.subjectVHDLen
dc.subjectVirtexen
dc.subjectXilinxen
dc.subjectIEEE 802.3en
dc.titleImplementace auto-negociace pro Ethernetové rozhraní o rychlostech 25-100 Gb/scs
dc.title.alternativeAutonegotiation implementation for 25 - 100 Gbps Ethernet interfacesen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2021-06-15cs
dcterms.modified2024-05-17-12:50:39cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid133415en
sync.item.dbtypeZPen
sync.item.insts2025.03.17 16:18:10en
sync.item.modts2025.01.15 13:50:07en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.87 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
appendix-1.zip
Size:
174.44 KB
Format:
zip
Description:
appendix-1.zip
Loading...
Thumbnail Image
Name:
review_133415.html
Size:
6.79 KB
Format:
Hypertext Markup Language
Description:
file review_133415.html
Collections