Síťový přepínač pro 100Gb Ethernet v FPGA

Abstract

Tato práce se zabývá problematikou hardwarové akcelerace zpracování síťových dat, přičemž jejím hlavním cílem je návrh, implementace, konfigurace a testování síťového přepínače pro 100Gb Ethernet. Přepínač je vyvíjen pro cílové architektury využívající čipy s programovatelnými hradlovými poli (FPGA), které jsou dnes běžnou součástí akcelerovaných síťových karet. Takové čipy představují efektivní kompromis mezi výkonností a flexibilitou daného řešení, neboť umožňují vysoce paralelní zpracování datových toků, a zároveň je možné je v případě potřeby rekonfigurovat a změnit tak jejich funkcionalitu. Akcelerované síťové karty, často vybavené několika síťovými rozhraními, tak mohou zastávat roli přepínače, jehož funkcionalita může být navíc dále rozšířena o podporu nástrojů pro virtualizaci a monitorování sítí. Důraz je v této práci kladen na modularizaci celého řešení a na kompatibilitu přepínače se standardními nástroji pro konfiguraci síťových zařízení.

This thesis addresses the topic of hardware acceleration of network data processing, with the main goal being the design, implementation, configuration, and testing of a network switch for 100Gb Ethernet. The switch is developed for target architectures that feature field-programmable gate array (FPGA) chips, which are nowadays a common part of accelerated network interface cards. These chips represent an effective compromise between performance and flexibility of a given solution, as they support highly parallel data streams processing, while also allowing reconfiguration to change their functionality when the need arises. Accelerated network interface cards, often equipped with multiple network interfaces, can thus act as a switch whose functionality can be further extended to support virtualization and monitoring tools. The emphasis in this work is on the modularization of the whole solution and on the compatibility of the switch with standard network device configuration tools.