Formal Methods for Exact Analysis of Approximate Circuits
| dc.contributor.author | Vašíček, Zdeněk | cs |
| dc.coverage.issue | 1 | cs |
| dc.coverage.volume | 7 | cs |
| dc.date.issued | 2019-12-21 | cs |
| dc.description.abstract | Approximate circuits are digital circuits that are intentionally designed in such a way that the specification is violated in terms of functionality in order to obtain some improvements in power consumption, performance or area, in comparison with fully functional circuits. To design the approximate circuits, the synthesis tools rely on the availability of a procedure checking, whether the synthesized circuits meet a specification and/or provides information about circuit quality. Compared to the traditional circuit design flow, the nature of the approximate circuits involves replacing the strict functional equivalence checking with a more advanced approach that enables us to quantify or guarantee the degree of similarity. The most common technique is to employ a circuit simulator for analysing responses for all input vectors. This approach allows us to simultaneously perform checking and quality assessment, but the exhaustive enumeration of the input vectors is tractable only for a small number of inputs. To avoid excessive run-times, a subset of all possible input vectors is typically used for complex circuits. This causes us, however, to lose the ability to guarantee that the quality of the synthesized circuits is within an acceptable range given in the specification. The main goal of this paper is to show how to adopt formal methods such as binary decision diagrams and satisfiability solvers for exhaustive analysis of approximate circuits without explicit enumeration of all input vectors. We survey the methods for exact computation of the most important error parameters used in the context of approximate computing, propose improved algorithms and provide a detailed analysis of their performance. The methods are benchmarked on a large set of key approximate circuits consisting of nearly 2,000 unique arithmetic instances with 8-, 12-, 16-, and 32-bit operands which helps us to identify the best algorithm and method for computation of a desired error parameter. | en |
| dc.description.abstract | Přibližně počítající obvody jsou takové číslicové obvody, které jsou záměrně navrženy tak, aby byla porušena specifikace z pohledu funkčnosti s cílem zvýšení výkonnosti, uspoření energie, plochy na čipu apod. oproti funkčnímu řešení plně vyhovujícímu specifikaci. Při návrhu těchto obvodů je zapotřebí mít k dispozici proceduru, která je schopna prověřit, zda-li obvody splňují požadavky plynoucí z dané aplikace a kvantifikovat míru chyby, které obvody vykazují. K tomuto účelu se typicky používají obvodové simulátory, avšak tento přístup vyžaduje spočítat odezvu pro všechny vstupní kombinace, což vede na problematickou škálovatelnost. Cílem tohoto článku je ukázat, jakým způsobem lze tento problém řešit s využitím formálních technik známých z oblasti verifikace číslicových obvodů, zejména binárních rozhodovacích diagramů a tzv. SAT solverů. Článek obsahuje rešerši v literatuře dostupných řešení, navrhuje nové algoritmy a obsahuje podrobné vyhodnocení jednotlivých přístupů na více než 2000 aritmetických obvodech. | cs |
| dc.format | text | cs |
| dc.format.extent | 177309-177331 | cs |
| dc.format.mimetype | application/pdf | cs |
| dc.identifier.citation | IEEE Access. 2019, vol. 7, issue 1, p. 177309-177331. | en |
| dc.identifier.doi | 10.1109/ACCESS.2019.2958605 | cs |
| dc.identifier.issn | 2169-3536 | cs |
| dc.identifier.orcid | 0000-0002-2279-5217 | cs |
| dc.identifier.other | 161468 | cs |
| dc.identifier.researcherid | A-3655-2016 | cs |
| dc.identifier.scopus | 14034787400 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/184169 | |
| dc.language.iso | en | cs |
| dc.relation.ispartof | IEEE Access | cs |
| dc.relation.uri | https://www.fit.vut.cz/research/publication/12133/ | cs |
| dc.rights | Creative Commons Attribution 4.0 International | cs |
| dc.rights.access | openAccess | cs |
| dc.rights.sherpa | http://www.sherpa.ac.uk/romeo/issn/2169-3536/ | cs |
| dc.rights.uri | http://creativecommons.org/licenses/by/4.0/ | cs |
| dc.subject | approximate computing | en |
| dc.subject | approximate circuits | en |
| dc.subject | binary decision diagrams | en |
| dc.subject | error metrics | en |
| dc.subject | error analysis | en |
| dc.subject | formal methods | en |
| dc.subject | satisfiability solvers | en |
| dc.subject | quality assessment | en |
| dc.title | Formal Methods for Exact Analysis of Approximate Circuits | en |
| dc.title.alternative | Formální metody pro analýzu přibližně počítajících obvodů | cs |
| dc.type.driver | article | en |
| dc.type.status | Peer-reviewed | en |
| dc.type.version | publishedVersion | en |
| sync.item.dbid | VAV-161468 | en |
| sync.item.dbtype | VAV | en |
| sync.item.insts | 2024.03.25 03:46:05 | en |
| sync.item.modts | 2024.03.25 03:14:24 | en |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
Files
Original bundle
1 - 1 of 1
Loading...
- Name:
- 08930546.pdf
- Size:
- 6.04 MB
- Format:
- Adobe Portable Document Format
- Description:
- 08930546.pdf