but.committee	prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. Jiří Jaroš, Ph.D. (místopředseda) Ing. Michal Bidlo, Ph.D. (člen) doc. RNDr. Milan Češka, Ph.D. (člen) Ing. Lukáš Kekely, Ph.D. (člen) Ing. Tomáš Martínek, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm výborně. Otázky u obhajoby: Jaké všechny kroky je potřeba udělat pro přidání dalšího komunikačního protokolu? Jaké zrychlení je očekáváno u IA simulace v případě, že by se implementovala optimalizace spočívající v použití jen jednoho payload objektu pro celý simulátor? Používal jste nějakou techniku automatizovaného testování zdrojových kódů? Jakým způsobem jste řešil validaci vytvořeného modelu na bázi standardu TLM?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Hruška, Tomáš	cs
dc.contributor.author	Michl, Kamil	cs
dc.contributor.referee	Vaňák, Tomáš	cs
dc.date.accessioned	2020-07-20T19:57:54Z
dc.date.available	2020-07-20T19:57:54Z
dc.date.created	2020	cs
dc.description.abstract	Tato práce se zabývá návrhem a implementací paměťového subsystému pro simulaci procesoru. Paměťový subsystém je navržen s pomocí principu modelování na úrovni transakcí. Implementace je provedena v jazyce C++ s využitím knihovny SystemC. Simulace procesoru je převzata ze simulátoru společnosti Codasip. Cílem je vytvoření funkčního propojení procesoru a paměti uvnitř simulátoru. Toto propojení podporuje komunikační protokoly sběrnic AHB3-lite, AXI4-lite, CPB a CPB-lite. Nová implementace tohoto propojení a paměti je zakomponována zpět do původního simulátoru. Výsledný simulátor je otestován pomocí jednotkových testů.	cs
dc.description.abstract	This thesis deals with the design and implementation of a processor simulation memory subsystem. The memory subsystem is designed using the Transaction Level Modeling approach. The implementation is done in C++ language utilizing the SystemC library. The processor simulation is adopted from the Codasip company simulator. The objective is to create a functional connection between the processor and the memory inside the simulator. This connection supports communication protocols of AHB3-lite, AXI4-lite, CPB, and CPB-lite buses. The new implementation of the aforementioned connection and the memory is integrated into the original simulator. The resulting simulator is tested using unit tests.	en
dc.description.mark	A	cs
dc.identifier.citation	MICHL, K. Paměťový subsystém v SystemC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2020.	cs
dc.identifier.other	129282	cs
dc.identifier.uri	http://hdl.handle.net/11012/192464
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	SystemC	cs
dc.subject	TLM	cs
dc.subject	abstraktní model procesoru	cs
dc.subject	simulace procesoru	cs
dc.subject	Codasip	cs
dc.subject	Codasip studio	cs
dc.subject	Codasip simulátor	cs
dc.subject	sběrnice	cs
dc.subject	AHB3-lite	cs
dc.subject	AXI4-lite	cs
dc.subject	CPB	cs
dc.subject	CPB-lite	cs
dc.subject	SystemC	en
dc.subject	TLM	en
dc.subject	abstract processor model	en
dc.subject	processor simulation	en
dc.subject	Codasip	en
dc.subject	Codasip studio	en
dc.subject	Codasip simulator	en
dc.subject	bus	en
dc.subject	AHB3-lite	en
dc.subject	AXI4-lite	en
dc.subject	CPB	en
dc.subject	CPB-lite	en
dc.title	Paměťový subsystém v SystemC	cs
dc.title.alternative	SystemC Memory Subsystem	en
dc.type	Text	cs
dc.type.driver	masterThesis	en
dc.type.evskp	diplomová práce	cs
dcterms.dateAccepted	2020-07-15	cs
dcterms.modified	2020-07-17-14:42:11	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	129282	en
sync.item.dbtype	ZP	en
sync.item.insts	2021.11.12 12:12:10	en
sync.item.modts	2021.11.12 11:15:52	en
thesis.discipline	Počítačové a vestavěné systémy	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémů	cs
thesis.level	Inženýrský	cs
thesis.name	Ing.	cs

Paměťový subsystém v SystemC

Files

Original bundle

Collections