Architektura pro rekonstrukci knihy objednávek s nízkou latencí

Simple item page
but.committeeprof. Ing. Miroslav Švéda, CSc. (předseda) prof. Ing. Tomáš Vojnar, Ph.D. (místopředseda) Prof. Ing. Pavel Čičák, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Víte o nějaké podobné existující implementaci pro správu knihy? Pokud ano, můžete provést srovnání? V práci je popsáno, že latence operací pracujících s knihou nepřevyšuje 550 ns. Můžete tento výsledek dát do kontextu celého systému pro obchodování? Jaká je latence zbylých částí systému?cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorDvořák, Milancs
dc.contributor.authorZávodník, Tomášcs
dc.contributor.refereeKořenek, Jancs
dc.date.available2019-06-23cs
dc.date.created2016cs
dc.description.abstractInformační technologie tvoří důležitou součást dnešního světa a algoritmické obchodování je mezi obchodníky již známým pojmem. Vysokofrekvenční obchodování, neboli High Frequency Trading (HFT), si žádá využití speciálních hardwarových akcelerátorů, které dokáží poskytnout odezvu na vstup s dostatečně nízkou latencí. Náplní této diplomové práce je návrh a implementace architektury pro rekonstrukci knihy objednávek, která je nezbytnou součástí HFT řešení určených pro finanční burzy. Cílem je využít technologii FPGA ke zpracování informací o stavu na burze s tak nízkým zpožděním, aby výsledné řešení bylo efektivně použitelné v praxi. Výsledná architektura kombinuje hardware a software ve spojení s rychlými vyhledávacími algoritmy tak, aby bylo dosaženo maximálního výkonu bez dopadů na funkci či úplnost vlastní knihy objednávek.cs
dc.description.abstractInformation technology forms an important part of the world and algorithmic trading has already become a common concept among traders. The High Frequency Trading (HFT) requires use of special hardware accelerators which are able to provide input response with sufficiently low latency. This master's thesis is focused on design and implementation of an architecture for order book building, which represents an essential part of HFT solutions targeted on financial exchanges. The goal is to use the FPGA technology to process information about an exchange's state with latency so low that the resulting solution is effectively usable in practice. The resulting architecture combines hardware and software in conjunction with fast lookup algorithms to achieve maximum performance without affecting the function or integrity of the order book.en
dc.description.markAcs
dc.identifier.citationZÁVODNÍK, T. Architektura pro rekonstrukci knihy objednávek s nízkou latencí [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.cs
dc.identifier.other96602cs
dc.identifier.urihttp://hdl.handle.net/11012/61969
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsPřístup k plnému textu prostřednictvím internetu byl licenční smlouvou omezen na dobu 3 roku/letcs
dc.subjectAlgoritmické obchodovánícs
dc.subjectvysokofrekvenční obchodovánícs
dc.subjectHFTcs
dc.subjectFPGAcs
dc.subjecthardwarová akceleracecs
dc.subjectnízkolatenční architekturacs
dc.subjectkniha objednávekcs
dc.subjectkombinace hardware a softwarecs
dc.subjectAlgorithmic tradingen
dc.subjecthigh frequency tradingen
dc.subjectHFTen
dc.subjectFPGAen
dc.subjecthardware accelerationen
dc.subjectlow-latency architectureen
dc.subjectorder booken
dc.subjecthardware and software combinationen
dc.titleArchitektura pro rekonstrukci knihy objednávek s nízkou latencícs
dc.title.alternativeLow-Latency Architecture for Order Book Buildingen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2016-06-23cs
dcterms.modified2020-05-10-16:12:45cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid96602en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 15:23:38en
sync.item.modts2025.01.15 15:50:24en
thesis.disciplinePočítačové sítě a komunikacecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
Posudek-Vedouci prace-18931_v.pdf
Size:
86.22 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-18931_v.pdf
Download
Thumbnail Image
Name:
Posudek-Oponent prace-18931_o.pdf
Size:
90.26 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-18931_o.pdf
Download
Thumbnail Image
Name:
review_96602.html
Size:
1.46 KB
Format:
Hypertext Markup Language
Description:
file review_96602.html
Download
Collections
2016