Zabezpečovací systém RD - logika stavového automatu

Simple item page
but.committeeprof. Ing. Milan Žalman, CSc. (předseda) prof. Ing. František Zezulka, CSc. (místopředseda) Ing. Miloslav Čejka, CSc. (člen) doc. Ing. Petr Fiedler, Ph.D. (člen) Ing. Radovan Holek, CSc. (člen) prof. Ing. František Šolc, CSc. (člen)cs
but.defenceStudent obhájil bakalářskou práci a úspešně zodpověděl položené dotazy.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFiedler, Petrcs
dc.contributor.authorHubený, Marekcs
dc.contributor.refereePolách, Petrcs
dc.date.created2010cs
dc.description.abstractObsahem této práce je seznámení se s požadavky na zabezpečovací systémy, běžnými režimy a logikou reakcí na aktivaci různých vstupů. Byli navrženy konečné stavové automaty pro funkci elektronického zabezpečovacího systému a provedena jejich simulace na zařízení MSP-FET430UIF od firny TEXAS INSTRUMENTS.cs
dc.description.abstractThe content of this work is to get acquainted with the requirements of security systems, modes and logic of the response to the activation of different inputs. They were designed the final state machines for the operation of electronic security system and implemented in the simulation equipment MSP-FET430UIF from Texas Instruments.en
dc.description.markAcs
dc.identifier.citationHUBENÝ, M. Zabezpečovací systém RD - logika stavového automatu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2010.cs
dc.identifier.other30829cs
dc.identifier.urihttp://hdl.handle.net/11012/15657
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectEZScs
dc.subjectelektronický zabezpečovací systémcs
dc.subjectvstupní vyhodnocovací obvodycs
dc.subjectústřednycs
dc.subjectsignály EZScs
dc.subjectIAR VisualStatecs
dc.subjectIAR Embedded workbench.cs
dc.subjectIASen
dc.subjectelectronic security systemen
dc.subjectinitial evaluation circuitsen
dc.subjectswitchboardsen
dc.subjectalarm signalsen
dc.subjectIAR VisualStateen
dc.subjectIAR Embedded Workbench.en
dc.titleZabezpečovací systém RD - logika stavového automatucs
dc.title.alternativeHome security system - state machine logicen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2010-06-15cs
dcterms.modified2010-07-13-11:45:08cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid30829en
sync.item.dbtypeZPen
sync.item.insts2025.03.16 13:14:18en
sync.item.modts2025.01.15 13:33:34en
thesis.disciplineAutomatizační a měřicí technikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
644.33 KB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
356.33 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_30829.html
Size:
7.58 KB
Format:
Hypertext Markup Language
Description:
file review_30829.html
Download
Collections
2010