VHDL návrh řídicí jednotky robota určeného pro samočinný pohyb v bludišti
| but.committee | doc. RNDr. Jitka Kreslíková, CSc. (předseda) prof. Ing. Lukáš Sekanina, Ph.D. (místopředseda) doc. Ing. Vítězslav Beran, Ph.D. (člen) prof. RNDr. Milan Češka, CSc. (člen) doc. Ing. Peter Chudý, Ph.D., MBA (člen) Ing. Jiří Luňáček, Ph.D., MBA (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. Otázky u obhajoby: V odstavci 1.3.2 popisujete SEU a SET poruchy, které mohou vzniknout v FPGA. Tyto poruchy však nedáváte do kontextu základní/obecné klasifikace poruch např. dle doby jejich trvání (poruchy trvalé, přechodné, občasné) aj. Kam byste poruchy typu SEU, SET zařadil z pohledu obecné klasifikace poruch? V odstavci 2.2 jako hlavní rysy časové redundance označujete "opakování výpočtu stejnou komponentou", prodloužení doby odezvy v důsledku opakování výpočtu v případě detekce poruchy/chyby a "mírný nárůst použitého HW". Odpovídá však této charakteristice příslušející ilustrace z Obr. 2.1 na str. 12? Proč byly , v souvislosti s realizací bloku PEU (Position Evaluation Unit), použity právě 3 kontrolní body (A, B, C) za účelem lokalizace robota v mapě? Kolik prostředků (LUT, BRAM atd.) FPGA typu Xilinx Vertex5 je potřeba k realizaci Vámi navrhovaného řadiče a o kolik (odhadujete, že) narostou tyto prostředky po modifikacích řadiče dle kapitoly 6? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Zachariášová, Marcela | cs |
| dc.contributor.author | Podivínský, Jakub | cs |
| dc.contributor.referee | Strnadel, Josef | cs |
| dc.date.created | 2013 | cs |
| dc.description.abstract | V této práci je popsán návrh a implementace řídicí jednotky robota určeného pro samočinný pohyb v bludišti. Jedná se o exemplární systém, který je určen pro testování a ověřování metodik pro zajištění odolnosti proti poruchám. Součástí práce je uvedení do problematiky spolehlivosti číslicových systémů, především systémů založených na technologii programovatelných hradlových polí (FPGA). Práce se také zabývá představením technik pro zajištění odolnosti číslicových systémů proti poruchám, pozornost je věnována možnostem FPGA v této oblasti včetně představení možností využití částečné dynamické rekonfigurace. | cs |
| dc.description.abstract | This master thesis describes design and implementation of a robot controller for autonomous movement in a maze. Robot represents an exemplary system, which is designed for testing and validation of fault-tolerance methodologies. A part of this work contains introduction to reliability of digital systems, especially those which are based on Field Programmable Gate Array (FPGA). Moreover, this introduces techniques that ensure robustness against faults in digital systems; attention is devoted to the usage of FPGA technology in this area and a technique called partial dynamic reconfiguration. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | PODIVÍNSKÝ, J. VHDL návrh řídicí jednotky robota určeného pro samočinný pohyb v bludišti [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013. | cs |
| dc.identifier.other | 79535 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/53414 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Řídicí jednotka | cs |
| dc.subject | robot | cs |
| dc.subject | číslicový systém | cs |
| dc.subject | FPGA | cs |
| dc.subject | spolehlivost | cs |
| dc.subject | odolnost proti poruchám | cs |
| dc.subject | dynamická rekonfigurace. | cs |
| dc.subject | Controller | en |
| dc.subject | robot | en |
| dc.subject | digital system | en |
| dc.subject | FPGA | en |
| dc.subject | reliability | en |
| dc.subject | fault tolerance | en |
| dc.subject | dynamic reconfiguration. | en |
| dc.title | VHDL návrh řídicí jednotky robota určeného pro samočinný pohyb v bludišti | cs |
| dc.title.alternative | VHDL Design of Robot Controller for Autonomous Robot Movement in Maze | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2013-06-20 | cs |
| dcterms.modified | 2020-05-10-16:11:21 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 79535 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 15:14:26 | en |
| sync.item.modts | 2025.01.15 23:44:25 | en |
| thesis.discipline | Management a informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |