Rozšiřující rozhraní pro vývojové desky s obvody FPGA
| but.committee | doc. Ing. Petr Fiedler, Ph.D. (předseda) doc. Ing. Pavel Šteffan, Ph.D. (místopředseda) doc. Ing. Pavel Legát, CSc. (člen) doc. Ing. Jaromír Hubálek, Ph.D. (člen) Ing. Miroslav Zatloukal (člen) | cs |
| but.defence | Student seznámil státní zkušební komisi s cíli a řešením závěřečné vysokoškolské práce a zodpověděl otázky a připomínky oponenta. Na otázky komise k bakalářské práci student odpovídal nepřesně nebo nereagoval. Zadání nebylo splněno. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce nebyla úspěšně obhájena | cs |
| dc.contributor.advisor | Bohrn, Marek | cs |
| dc.contributor.author | Čáslavský, František | cs |
| dc.contributor.referee | Pavlík, Michal | cs |
| dc.date.accessioned | 2021-11-12T19:59:15Z | |
| dc.date.available | 2021-11-12T19:59:15Z | |
| dc.date.created | 2016 | cs |
| dc.description.abstract | Předkládaná práce se zabývá návrhem rozšiřujících modulů pro vývojovou desku Spartan-3 Starter kit. Cílem práce je návrh modulů pro zvukový vstup a výstup a pro video vstup a výstup. Práce se zabývá rozborem možností připojení modulů, návrhem samostatných modulů, výběrem vhodných součástek pro výrobu, obvodovým návrhem, realizací prototypů, programového vybavení a uživatelské dokumentace. Tyto moduly budou využity ve výuce a přispějí k možnosti zabývat se programovacím jazykem VHDL více do hloubky. | cs |
| dc.description.abstract | This work deals with design of expansion modules for development kit Spartan-3 Starter kit. The objective of the work is to design modules with audio input and output and modules with video input and output. This work consists of exploring possibilities of connecting the modules, designing the modules, choosing suitable components for production of the modules, manufacturing prototypes, creating of software and user manuals. These modules will be utilized in lessons and will contribute to the possibility of exploring the VHDL programming language in greater depth. | en |
| dc.description.mark | E | cs |
| dc.identifier.citation | ČÁSLAVSKÝ, F. Rozšiřující rozhraní pro vývojové desky s obvody FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2016. | cs |
| dc.identifier.other | 94115 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/61651 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Spartan-3 | cs |
| dc.subject | FPGA | cs |
| dc.subject | vývojový kit | cs |
| dc.subject | A/D převodník | cs |
| dc.subject | D/A převodník | cs |
| dc.subject | VGA | cs |
| dc.subject | Spartan-3 | en |
| dc.subject | FPGA | en |
| dc.subject | development kit | en |
| dc.subject | A/D converter | en |
| dc.subject | D/A converter | en |
| dc.subject | VGA | en |
| dc.title | Rozšiřující rozhraní pro vývojové desky s obvody FPGA | cs |
| dc.title.alternative | Extension interfaces for FPGA developent board | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2016-06-14 | cs |
| dcterms.modified | 2017-08-29-09:22:37 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 94115 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2021.11.12 20:59:14 | en |
| sync.item.modts | 2021.11.12 20:17:38 | en |
| thesis.discipline | Mikroelektronika a technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |