Převod platformy NetCOPE do EDK
but.committee | prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. RNDr. Jitka Kreslíková, CSc. (místopředseda) Ing. Tomáš Martínek, Ph.D. (člen) Ing. Jaroslav Rozman, Ph.D. (člen) Ing. Michal Španěl, Ph.D. (člen) | cs |
but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm D. Otázky u obhajoby: Mohl byste ověřit, zda je rozdíl v dosažitelné frekvenci opravdu způsoben rozdílným nastavením překladových systémů? | cs |
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Viktorin, Jan | cs |
dc.contributor.author | Palička, Jan | cs |
dc.contributor.referee | Košař, Vlastimil | cs |
dc.date.accessioned | 2020-06-23T08:05:33Z | |
dc.date.available | 2020-06-23T08:05:33Z | |
dc.date.created | 2014 | cs |
dc.description.abstract | Tato bakalářská práce se zaobírá převodem platformy NetCOPE do Xilinx Embedded Development Kit (EDK). Hlavním úkolem je vytvoření anotace hardware platformy NetCOPE pro její použití v prostředí EDK. Před samotnou implementací anotace je nutné nastudovat technologii FPGA, platformu NetCOPE a formát PSF pro anotaci IP-core platformy NetCOPE. | cs |
dc.description.abstract | This bachelor's thesis deals with porting of NetCOPE to Xilinx Embedded Development Kit (EDK). Main task is to create annotation of NetCOPE hardware for using in EDK. Before implementation of annotation itself, it is necessary both to study FPGA technology, possibilities of FPGA progamming, NetCOPE platform and PSF for anotation of NetCOPE’s IP-core. | en |
dc.description.mark | D | cs |
dc.identifier.citation | PALIČKA, J. Převod platformy NetCOPE do EDK [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2014. | cs |
dc.identifier.other | 79652 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/56587 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | převod | cs |
dc.subject | hardware | cs |
dc.subject | FPGA | cs |
dc.subject | IP-core | cs |
dc.subject | NetCOPE | cs |
dc.subject | VHDL | cs |
dc.subject | EDK | cs |
dc.subject | XPS | cs |
dc.subject | PSF | cs |
dc.subject | COMBOv2 | cs |
dc.subject | PAO | cs |
dc.subject | BBD | cs |
dc.subject | MPD | cs |
dc.subject | MHS | cs |
dc.subject | převod | en |
dc.subject | hardware | en |
dc.subject | FPGA | en |
dc.subject | IP-core | en |
dc.subject | NetCOPE | en |
dc.subject | VHDL | en |
dc.subject | EDK | en |
dc.subject | XPS | en |
dc.subject | PSF | en |
dc.subject | COMBOv2 | en |
dc.subject | PAO | en |
dc.subject | BBD | en |
dc.subject | MPD | en |
dc.subject | MHS | en |
dc.title | Převod platformy NetCOPE do EDK | cs |
dc.title.alternative | Porting NetCOPE Platform to EDK | en |
dc.type | Text | cs |
dc.type.driver | bachelorThesis | en |
dc.type.evskp | bakalářská práce | cs |
dcterms.dateAccepted | 2014-06-19 | cs |
dcterms.modified | 2020-05-10-16:11:27 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 79652 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2021.11.12 17:02:24 | en |
sync.item.modts | 2021.11.12 16:29:15 | en |
thesis.discipline | Informační technologie | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
thesis.level | Bakalářský | cs |
thesis.name | Bc. | cs |