Analyzátor komunikace na sběrnici USB

Loading...
Thumbnail Image

Date

Authors

Jančo, Tomáš

Mark

A

Journal Title

Journal ISSN

Volume Title

Publisher

Vysoké učení technické v Brně. Fakulta informačních technologií

ORCID

Abstract

Táto diplomová práca sa zaoberá návrhom analyzátoru komunikácie na zbernici USB. Prvá časť práce je venovaná zbernici USB a typom dátových prenosov na nej. Ďalej práca rozoberá existujúce riešenia analyzátorov zbernice USB. Následne je predstavená platforma FitKIT Minerva, na ktorej bude USB analyzátor implementovaný. Ďalšie časti práce sa zaoberajú návrhom architektúry analyzátoru a jeho častí - obvodu fyzickej vrstvy, komunikačného rozhrania a užívateľského rozhrania. Zvyšok práce sa venuje implementácií navrhnutého riešenia a vyhodnotením výsledkov. Výsledkom práce je USB analyzátor na platforme FitKIT Minerva s grafickým uživateľským rozhraním prístupným pomocou webového prehliadača.
This diploma thesis focuses on designing a USB analyzer. First part of this work describes the USB bus and types of USB data transfers. Next part explores existing USB analyzers. After that, FitKIT Minerva is presented as target platform for USB analyzer implementation. Next part of this project is dedicated to design the analyzer architecture and its parts: physical layer circuit, communication interface and user interface. Rest of the work show how the analyzer was implemented and evaluates the results achieved. Final result of this thesis is a working USB analyzer on FitKIT Minerva platform with graphical user interface accesible via web browser.

Description

Citation

JANČO, T. Analyzátor komunikace na sběrnici USB [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.

Document type

Document version

Date of access to the full text

Language of document

cs

Study field

Počítačové a vestavěné systémy

Comittee

doc. Ing. Zdeněk Kotásek, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) doc. Ing. Vladimír Janoušek, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Ondřej Ryšavý, Ph.D. (člen) prof. Ing. Karel Vlček, CSc. (člen)

Date of acceptance

2016-06-22

Defence

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Při plném vytížení na rychlosti HighSpeed dochází k přeplnění vyrovnávacích pamětí v FPGA. Jaké je možné řešení? Co by bylo potřeba udělat pro podporu USB 3?

Result of defence

práce byla úspěšně obhájena

DOI

Collections

Endorsement

Review

Supplemented By

Referenced By

Citace PRO