but.committee	doc. Ing. František Zbořil, Ph.D. (předseda) doc. Ing. Martin Čadík, Ph.D. (místopředseda) doc. RNDr. Milan Češka, Ph.D. (člen) doc. Ing. Jan Janoušek, Ph.D. (člen) Ing. Filip Orság, Ph.D. (člen) Ing. Marcela Zachariášová, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A - výborně .	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Češka, Milan	cs
dc.contributor.author	Matyáš, Jiří	cs
dc.contributor.referee	Lengál, Ondřej	cs
dc.date.accessioned	2018-05-17T19:16:12Z
dc.date.available	2018-05-17T19:16:12Z
dc.date.created	2017	cs
dc.description.abstract	Tato práce je zaměřena na využití formálně verifikačních technik pro návrh funkčních aproximací kombinačních obvodů. Jsou zde důkladně prostudovány existující formální přístupy pro zkoumání přibližné ekvivalence a jejich použití při vývoji aproximovaných obvodů. V rámci této práce je navržena nová metoda, která integruje vybrané formální techniky do Kartézského genetického programování. Klíčovým bodem nového přístupu je využití prohledávací strategie, která vede evoluci směrem k řešením, která lze rychleji verifikovat. Navržený algoritmus byl implementován v rámci syntézního nástroje ABC. Jeho výkonnost byla otestována na vývoji funkčních aproximací násobiček a sčítaček s šířkami vstupních operandů 32, respektive 128 bitů. Dosažené výsledky ukazují výjimečnou škálovatelnost navržené metody.	cs
dc.description.abstract	This thesis is concerned with the utilization of formal verification techniques in the design of the functional approximations of combinational circuits. We thoroughly study the existing formal approaches for the approximate equivalence checking and their utilization in the approximate circuit development. We present a new method that integrates the formal techniques into the Cartesian Genetic Programming. The key idea of our approach is to employ a new search strategy that drives the evolution towards promptly verifiable candidate solutions. The proposed method was implemented within ABC synthesis tool. Various parameters of the search strategy were examined and the algorithm's performance was evaluated on the functional approximations of multipliers and adders with operand widths up to 32 and 128 bits respectively. Achieved results show an unprecedented scalability of our approach.	en
dc.description.mark	A	cs
dc.identifier.citation	MATYÁŠ, J. Využití přibližné ekvivalence při návrhu přibližných obvodů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2017.	cs
dc.identifier.other	106246	cs
dc.identifier.uri	http://hdl.handle.net/11012/69535
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	Aproximované obvody	cs
dc.subject	přibližná ekvivalence	cs
dc.subject	evoluční návrh obvodů	cs
dc.subject	Kartézské genetické programování	cs
dc.subject	ABC.	cs
dc.subject	Approximate circuits	en
dc.subject	relaxed equivalence	en
dc.subject	evolutionary circuit design	en
dc.subject	Cartesian genetic programming	en
dc.subject	ABC.	en
dc.title	Využití přibližné ekvivalence při návrhu přibližných obvodů	cs
dc.title.alternative	Employing Approximate Equivalence for Design of Approximate Circuits	en
dc.type	Text	cs
dc.type.driver	masterThesis	en
dc.type.evskp	diplomová práce	cs
dcterms.dateAccepted	2017-06-20	cs
dcterms.modified	2020-05-10-16:12:54	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	106246	en
sync.item.dbtype	ZP	en
sync.item.insts	2021.11.12 14:14:32	en
sync.item.modts	2021.11.12 13:48:11	en
thesis.discipline	Inteligentní systémy	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémů	cs
thesis.level	Inženýrský	cs
thesis.name	Ing.	cs

Využití přibližné ekvivalence při návrhu přibližných obvodů

Files

Original bundle

Collections