but.committee	prof. Ing. Tomáš Hruška, CSc. (předseda) doc. Ing. Richard Růžička, Ph.D., MBA (člen) doc. Ing. Stanislav Racek, CSc. (člen) prof. Ing. Hana Kubátová, CSc. (člen) prof. Ing. Karel Vlček, CSc. (člen)	cs
but.defence	Téma disertační práce je původní a aktuální, věnuje se vytvoření metodiky pro návrh a implementaci číslicových obvodů pro synchronizaci stavu rekonfigurovatelných modulů TMR architektury systému odolného proti poruchám implementovaného do FPGA. Synchronizace stavu nabízí možnost pro provedení opravy stavu číslicového systému zabezpečeného pomocí architektury TMR po vzniku poruchy. Předložené výsledky jsou původní a byly publikovány na mezinárodních konferencích. Za významný fakt považuji to, že jedna z publikací získala Best Paper Award na konferenci IEEE v Káhiře: Szurman Karel, Mičulka Lukáš a Kotásek Zdeněk. Towards a State Synchronization Methodology for Recovery Process after Partial Reconfiguration of Fault Tolerant Systems. 9th IEEE International Conference on Computer Engineering and Systems. Káhira, IEEE Computer Society, 2014, s. 231-236. ISBN 978-1-4799-6594-6. V rozpravě doktorand odpověděl na otázky komise a oponentů.	cs
but.jazyk	čeština (Czech)
but.program	Výpočetní technika a informatika	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kotásek, Zdeněk	cs
dc.contributor.author	Szurman, Karel	cs
dc.contributor.referee	Fišer, Petr	cs
dc.contributor.referee	Racek, Stanislav	cs
dc.contributor.referee	Vlček, Karel	cs
dc.date.created	2021	cs
dc.description.abstract	Tato disertační práce představuje metodiku vytvořenou pro návrh synchronizace a obnovy stavu systému odolného proti poruchám. Metoda synchronizace stavu navržená podle popsané metodiky umožňuje opravit stav paměťových prvků systému, které jsou implementovány v aplikační logické vrstvě číslicového návrhu v FPGA a jejichž hodnoty nelze opravit částečnou dynamickou rekonfigurací. Vytvořená metodika popisuje možné způsoby návrhu metod synchronizace s ohledem na granularitu TMR, závislost funkce systému na předchozích stavech a samotné architektuře číslicového systému. Metodika se blíže zaměřuje na hrubozrnné architektury TMR a problematiku synchronizace stavu v systémech řízených stavovými automaty nebo procesorem. V této práci je využití vytvořené metodiky předvedeno na návrhu metod synchronizace stavu pro systém řadiče sběrnice CAN odolného proti poruchám a zabezpečený systém mikrokontroléru NEO430. Při experimentálním ověření mechanismů opravy a obnovy stavu systému po poruše byla ověřena jak správná funkce systémů, tak jejich spolehlivost v přítomnosti simulovaných poruch typu SEU. V závěru práce jsou diskutovány dosažené experimentální výsledky a přínos práce.	cs
dc.description.abstract	In this Ph.D. thesis, a new methodology for the fault tolerant system state synchronization design and its recovery from faults is presented. A state synchronization method designed by means of the proposed methodology allows to repair the state of sequential logic elements implemented in the FPGA application logic, which cannot be repaired by the partial dynamic reconfiguration. The proposed methodology describes possible state synchronization design methods with respect to TMR granularity, dependence of the system function on its previous states and the system architecture. The methodology focuses on coarse-grained TMR architectures and state synchronization in the systems controlled by means of finite state machines or a processor. The use of the methodology is demonstrated on the CAN bus control system and the microcontroller NEO430, for which specific synchronization methods were designed. The systems reliability and new ability of the systems for recovery from faults were verified in the presence of simulated SEU faults. The experimental results and the contribution of this thesis are discussed in the conclusion.	en
dc.description.mark	P	cs
dc.identifier.citation	SZURMAN, K. Metodika návrhu synchronizace a obnovy stavu systému odolného proti poruchám [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2021.	cs
dc.identifier.other	135097	cs
dc.identifier.uri	http://hdl.handle.net/11012/196349
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	synchronizace stavu	cs
dc.subject	obnova stavu	cs
dc.subject	částečná rekonfigurace	cs
dc.subject	systém odolný proti poruchám	cs
dc.subject	spolehlivost	cs
dc.subject	dostupnost	cs
dc.subject	SEU	cs
dc.subject	TMR	cs
dc.subject	FPGA	cs
dc.subject	sběrnice CAN	cs
dc.subject	mikrokontrolér NEO430	cs
dc.subject	state synchronization	en
dc.subject	state recovery	en
dc.subject	partial reconfiguration	en
dc.subject	fault tolerant system	en
dc.subject	dependability	en
dc.subject	availability	en
dc.subject	SEU	en
dc.subject	TMR	en
dc.subject	FPGA	en
dc.subject	CAN bus	en
dc.subject	microcontroller NEO430	en
dc.title	Metodika návrhu synchronizace a obnovy stavu systému odolného proti poruchám	cs
dc.title.alternative	Methodology for fault tolerant system state synchronization design and its recovery from faults	en
dc.type	Text	cs
dc.type.driver	doctoralThesis	en
dc.type.evskp	dizertační práce	cs
dcterms.dateAccepted	2021-02-11	cs
dcterms.modified	2021-02-18-11:28:30	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	135097	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.27 12:20:21	en
sync.item.modts	2025.01.15 18:55:38	en
thesis.discipline	Výpočetní technika a informatika	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Doktorský	cs
thesis.name	Ph.D.	cs

Metodika návrhu synchronizace a obnovy stavu systému odolného proti poruchám

Files

Original bundle

Collections