Framework pro částečnou dynamickou rekonfiguraci FPGA Virtex-5
| but.committee | prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. RNDr. Jitka Kreslíková, CSc. (místopředseda) doc. Ing. Tomáš Martínek, Ph.D. (člen) Ing. Jaroslav Rozman, Ph.D. (člen) doc. Ing. Michal Španěl, Ph.D. (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. Otázky u obhajoby: Proč jsou použité akcelerátory omezeny datovou šířkou 8 bitů? Jaké dopady na framework (popř. celou aplikaci) by mělo zvýšení datové šířky na 32 bitů? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Matoušek, Jiří | cs |
| dc.contributor.author | Raček, Jakub | cs |
| dc.contributor.referee | Viktorin, Jan | cs |
| dc.date.created | 2014 | cs |
| dc.description.abstract | Práce se zabývá návrhem a implementací frameworku částečné dynamické rekonfigurace pro FPGA architekturu Virtex-5. Framework má usnadnit tvorbu aplikací s hardwarovými akcelerátory využívajících částečnou dynamickou rekonfiguraci. S využitím frameworku byla vytvořena demonstrační aplikace pro pattern-matching nad příchozími síťovými pakety. Řízení procesu částečné dynamické rekonfigurace obstarává systém typu GNU/Linux, který běží na procesoru MicroBlaze. To navíc umožňuje běh méně náročných aplikací a zpracování paketů pomocí softwaru. | cs |
| dc.description.abstract | The thesis is focused on design and implementiation of a framework for Dynamic Partial Reconfiguration for FPGA architecture Virtex-5. The aim of the framework is to simplify creating applications with hardware accelerators using Dynamic Partial Reconfiguration. Using this framework, a demonstration application was created for pattern-matching incoming network packets. The process of Dynamic Partial Reconfiguration is controlled by GNU/Linux type operating system, which runs on MicroBlaze processor. This also allows to run less demanding applications and the processing of packets using software. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | RAČEK, J. Framework pro částečnou dynamickou rekonfiguraci FPGA Virtex-5 [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2014. | cs |
| dc.identifier.other | 79924 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/53055 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | FPGA | cs |
| dc.subject | Virtex-5 | cs |
| dc.subject | částečná dynamická rekonfigurace | cs |
| dc.subject | akcelerace | cs |
| dc.subject | framework | cs |
| dc.subject | FPGA | en |
| dc.subject | Virtex-5 | en |
| dc.subject | Dynamic Partial Reconfiguration | en |
| dc.subject | acceleration | en |
| dc.subject | framework | en |
| dc.title | Framework pro částečnou dynamickou rekonfiguraci FPGA Virtex-5 | cs |
| dc.title.alternative | Framework for Dynamic Partial Reconfiguration of Virtex-5 FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2014-06-19 | cs |
| dcterms.modified | 2020-05-10-16:11:46 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 79924 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.18 18:02:21 | en |
| sync.item.modts | 2025.01.15 13:56:21 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |