but.committee	prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. František Zbořil, CSc. (místopředseda) RNDr. Petr Fuchs, Ph.D. (člen) Ing. Zbyněk Křivka, Ph.D. (člen) doc. Ing. Tomáš Martínek, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm výborně (A) . Otázky u obhajoby: Jakým způsobem se liší použití stavových objektů u jazyka P4.14 a P4.16? Je vaše řešení aplikovatelné i pro jazyk P4.16, popř. jaké změny by bylo nutné provést?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kořenek, Jan	cs
dc.contributor.author	Kohout, Pavel	cs
dc.contributor.referee	Martínek, Tomáš	cs
dc.date.created	2019	cs
dc.description.abstract	S rostoucími rychlostmi a komplexností počítačových sítí vznikají požadavky na vytváření výkonných zařízení, která jsou schopna provádět sběr statistik a měnit svoji funkcionalitu podle požadavků síťových administrátorů. Tyto požadavky mohou být popsány pomocí specializovaných programovacích jazyků, například jazykem P4. V rámci této bakalářské práce byl proveden návrh, implementace, testování a integrace modulů stavových pamětí registrů a čítačů do systému překladače jazyka P4 do technologie FPGA. Vytvořený systém podporuje sběr statistik popsaných v jazyce P4 na rychlosti až 100 Gb/s.	cs
dc.description.abstract	With the growing speed and complexity of computer networks, arise requirements for creating powerful devices that are capable of collecting statistics and changing their own functionality according to the demands of network administrators. These requirements can be described using specialized programming languages such as P4. In this bachelor thesis a design, implementation, testing and integration of register and counter stateful memory modules into P4 compiler system for FPGA technology was made. The created system supports the collection of statistics described in P4 language at speeds up to 100 Gbps.	en
dc.description.mark	A	cs
dc.identifier.citation	KOHOUT, P. Stavové zpracování paketů v jazyce P4 [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2019.	cs
dc.identifier.other	122178	cs
dc.identifier.uri	http://hdl.handle.net/11012/180270
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	P4	cs
dc.subject	stavové zpracování	cs
dc.subject	Liberouter	cs
dc.subject	FPGA	cs
dc.subject	P4	en
dc.subject	stateful processing	en
dc.subject	Liberouter	en
dc.subject	FPGA	en
dc.title	Stavové zpracování paketů v jazyce P4	cs
dc.title.alternative	The Stateful Packet Processing in P4 Language	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2019-06-13	cs
dcterms.modified	2019-07-08-13:31:32	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	122178	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 19:25:55	en
sync.item.modts	2025.01.17 13:44:08	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Stavové zpracování paketů v jazyce P4

Files

Original bundle

Collections