Implementace sériových aritmetických operátorů na moderních programovatelných hradlových polích
Loading...
Date
2009-06-19
Authors
Dřínovský, Martin
Šťastný, Jakub
ORCID
Advisor
Referee
Mark
Journal Title
Journal ISSN
Volume Title
Publisher
International Society for Science and Engineering, o.s.
Abstract
Příspěvek se věnuje analýze přínosu sériové implementace aritmetických operátorů na moderních programovatelných hradlových políchoptimalizovaných pro paralelní aritmetické operace. V rámci práce byla navržena sada modulárních aritmetických operátorů ve forměuniverzální stavebnice. Jednotlivé bloky byly realizovány v syntetizovatelné podmnožině jazyka VHDL a implementovány na moderníchprogramovatelných hradlových polích firem ALTERA a Xilinx. Dále byly srovnány technologické parametry jednotlivých sériových operátorůs jejich paralelními protějšky. Výsledky ukazují, že sériové aritmetické operátory mají své místo i při práci s moderními architekturami FPGAorientovanými na paralelní zpracování, pokud pracujeme s čísly ve vysoké přesnosti (cca 32 bitů a více), naše aplikace je omezená velikostíFPGA, nebo vyžadujeme měnit šířky operandů za běhu výpočtu.
Description
Keywords
Citation
Document type
Peer-reviewed
Document version
Published version
Date of access to the full text
Language of document
cs
Study field
Comittee
Date of acceptance
Defence
Result of defence
Document licence
(C) 2009 Elektrorevue