Analýza síťového provozu na síťové kartě FPGA

Simple item page
but.committeeprof. Ing. Jiří Mišurec, CSc. (předseda) Ing. Miroslav Balík, Ph.D. (místopředseda) Ing. Vlastimil Člupek, Ph.D. (člen) Ing. Pavel Šilhavý, Ph.D. (člen) Ing. Jiří Pokorný (člen)cs
but.defenceStudentka obhájila bakalářskou práci s výhradami a odpověděla na otázky členů komise a oponenta. Otázky oponenta: V práci zmiňujete realizaci čítače paketů. Jaké další parametry by bylo možné analyzovat? Otázky komise: Jak jste plánovala otestování 100 Gigabit Ethernetu? Jak se připojuje vaše FPGA karta?cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorSmékal, Davidcs
dc.contributor.authorCrháková, Mariecs
dc.contributor.refereeLieskovan, Tomášcs
dc.date.accessioned2019-06-14T10:50:21Z
dc.date.available2019-06-14T10:50:21Z
dc.date.created2019cs
dc.description.abstractPráce pojednává o síťovém referenčním modelu, protokolové architektuře, následně se zaměřuje na hlavičky konkrétních protokolů IP, TCP a UDP. Dále je rozebráno programovatelné hradlové pole od firmy Xilinx se síťovou kartou od Netcope technologies a jeho funkce definované ve firemním dokumentu NDK. Nakonec byly nastudované informace použity pro vytvoření programu pro čítaní paketů, který byl odsimulován a syntetizován pro programovatelné hradlové pole v prostředí Vivado.cs
dc.description.abstractBachelor thesis contains description of ISO/OSI and TCP/IP, then is focused on packet headers of the protocols IP, TCP and UDP. After that is analysed the FPGA from the company Xilinx with network interface card from Netcope Technologies and their functions defined by Firmware Developer´s Manual. Finally the studied informations was used for create the program for counting packets, that was simulated and synthesized for field programmable gate array through Vivado.en
dc.description.markEcs
dc.identifier.citationCRHÁKOVÁ, M. Analýza síťového provozu na síťové kartě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019.cs
dc.identifier.other118040cs
dc.identifier.urihttp://hdl.handle.net/11012/173533
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectIPcs
dc.subjectNDKcs
dc.subjectpamětics
dc.subjectprogramovatelné hradlové polecs
dc.subjectTCPcs
dc.subjectUDPcs
dc.subjectVHDLcs
dc.subjectzáhlaví protokolucs
dc.subjectFPGAen
dc.subjectIPen
dc.subjectmemoryen
dc.subjectTCPen
dc.subjectpacket headeren
dc.subjectUDPen
dc.subjectVHDLen
dc.subjectNDKen
dc.titleAnalýza síťového provozu na síťové kartě FPGAcs
dc.title.alternativeNetwork traffic analysis on FPGA network carden
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2019-06-12cs
dcterms.modified2019-08-29-14:19:28cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid118040en
sync.item.dbtypeZPen
sync.item.insts2021.11.10 14:02:21en
sync.item.modts2021.11.10 13:24:39en
thesis.disciplineTeleinformatikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.24 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
3.29 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_118040.html
Size:
4.62 KB
Format:
Hypertext Markup Language
Description:
review_118040.html
Download
Collections
2019