Návrh digitálního IP bloku pro diskrétní kosinovu transformaci

Simple item page
but.committeeprof. Ing. Radimír Vrba, CSc. (předseda) doc. Ing. Ivan Szendiuch, CSc. (místopředseda) doc. Ing. Lukáš Fujcik, Ph.D. (člen) doc. Ing. Arnošt Bajer, CSc. (člen) doc. Ing. Jan Maschke, CSc. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s cíli a řešením závěrečné vysokoškolské práce a zodpověděl otázky a připomínky oponenta. Otázky komise: Jaká technologie byla použita pro finální implementaci a jaký to mělo vlyv na spotřebu? Jaké je výsledné využití vašeho projektu? Jaký je rozdíl mezi sinovou a cosinovou transformací a proč se často využívá cosinová transformace? Vysvětlete nižší pokrytí verifikace a čím bylo způsobeno. Jaký je rozdíl mezi nepracovním a nevyužitým stavem ve stavovém automatu?cs
but.jazykangličtina (English)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášen
dc.contributor.authorVeškrna, Filipen
dc.contributor.refereeKovalský, Janen
dc.date.created2015cs
dc.description.abstractTato diplomová práce se zabývá návrhem IP bloku pro diskrétní kosinovou transformaci. V~teoretické části jsou shrnuty algoritmy pro výpočet diskrétní kosinové transformace a diskutována jejich použitelnost v~hardwaru. Zvolený algoritmus pro hardwarovou implementaci je modelován v jazyce C. Poté je popsán na RTL úrovni, verifikován a je provedena syntéza v~technologii TSMC 65 nm. Hardwarová implementace je poté zhodnocena s ohledem na datovou propustnost, plochu, rychlost and spotřebu.en
dc.description.abstractThis diploma thesis deals with design of IP block for discrete cosine transform. Theoretical part summarizes algorithms for computation of discrete cosine transform and their hardware usability is discussed. Chosen algorithm for hardware implementation is modeled in C language. Algorithm is described at RTL level, verified and synthesized to TSMC 65 nm technology. Hardware implementation is then evaluated with respect of throughput, area, speed and power consumption.cs
dc.description.markAcs
dc.identifier.citationVEŠKRNA, F. Návrh digitálního IP bloku pro diskrétní kosinovu transformaci [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2015.cs
dc.identifier.other85715cs
dc.identifier.urihttp://hdl.handle.net/11012/40250
dc.language.isoencs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectDCT VLSI C model IP-block Verilog-2001en
dc.subjectDCT VLSI C model IP-block Verilog-2001cs
dc.titleNávrh digitálního IP bloku pro diskrétní kosinovu transformacien
dc.title.alternativeDesign of digital IP block for discrete cosine transformcs
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2015-06-09cs
dcterms.modified2015-06-15-07:23:24cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid85715en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:20:24en
sync.item.modts2025.01.15 19:59:33en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 4 of 4
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.79 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
7.19 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
Posudek-Oponent prace-Recenze_DP_Filip_Veskrna_2015_05_28_sig.pdf
Size:
222.96 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-Recenze_DP_Filip_Veskrna_2015_05_28_sig.pdf
Download
Thumbnail Image
Name:
review_85715.html
Size:
6.47 KB
Format:
Hypertext Markup Language
Description:
file review_85715.html
Download
Collections
2015