Implementace koncového bodu v síti SpaceWire do FPGA
| but.committee | doc. Ing. Petr Fiedler, Ph.D. (předseda) doc. Ing. Pavel Šteffan, Ph.D. (místopředseda) doc. Ing. Pavel Legát, CSc. (člen) doc. Ing. Jaromír Hubálek, Ph.D. (člen) Ing. Miroslav Zatloukal (člen) | cs |
| but.defence | Otázky oponenta k obhajobě: 1) V kapitole Verifikace a syntéza porovnáváte dosažené výsledky s jádrem SpaceWire Codec od ESA. Měl jste k dispozici toto jádro pro provedení syntézy? Doplňující otázky od komise: 1) Jakou komunikační rychlost je možné dosáhnout? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Dvořák, Vojtěch | cs |
| dc.contributor.author | Hráček, Marek | cs |
| dc.contributor.referee | Fujcik, Lukáš | cs |
| dc.date.accessioned | 2018-10-21T21:49:10Z | |
| dc.date.available | 2018-10-21T21:49:10Z | |
| dc.date.created | 2016 | cs |
| dc.description.abstract | Předkládaná práce se zabývá návrhem koncového rozhraní standardu SpaceWire, používaného vesmírnými plavidly pro komunikaci mezi palubními zařízeními a systémy. V teoretické části je popsán standard samotný, způsob provozu a jednotlivé logické vrstvy zastřešující různé funkce. V další části je rozebrán návrh koncového bodu, jeho jednotlivé bloky, představena jsou řešení jednotlivých funkcí. Nakonec je předloženo využití zdrojů po syntéze a dosažitelná rychlost v konkrétním FPGA. | cs |
| dc.description.abstract | This work deals with the SpaceWire standard, that is used to convey the communication between modules and subsystems on board spacecrafts. Theoretical part describes standard, the way it operates and logic layers in which various functions are divided. Next part is describing design of SpaceWire endpoint itself. Presented are individual components and solutions to implement features of standard. Last chapter deals with device utilization and reached speed after synthesis with specific FPGA. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | HRÁČEK, M. Implementace koncového bodu v síti SpaceWire do FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2016. | cs |
| dc.identifier.other | 94119 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/61536 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | SpaceWire | cs |
| dc.subject | komunikační síť | cs |
| dc.subject | rozhraní | cs |
| dc.subject | koncový bod | cs |
| dc.subject | FPGA | cs |
| dc.subject | VHDL | cs |
| dc.subject | SpaceWire | en |
| dc.subject | communication network | en |
| dc.subject | interface | en |
| dc.subject | endpoint | en |
| dc.subject | FPGA | en |
| dc.subject | VHDL | en |
| dc.title | Implementace koncového bodu v síti SpaceWire do FPGA | cs |
| dc.title.alternative | SpaceWire Endpoint implementation | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2016-06-14 | cs |
| dcterms.modified | 2016-06-16-11:03:32 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 94119 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2021.11.12 15:59:49 | en |
| sync.item.modts | 2021.11.12 15:51:50 | en |
| thesis.discipline | Mikroelektronika a technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |