Hardwarově akcelerovaná funkční verifikace procesoru
| but.committee | prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. Jiří Kunovský, CSc. (místopředseda) doc. Mgr. Lukáš Holík, Ph.D. (člen) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen) Ing. Igor Szőke, Ph.D. (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Jaké zásahy bylo potřeba provést do automaticky generovaného kódu verifikačního prostředí, aby bylo možné realizovat akceleraci funkční verifikace? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Zachariášová, Marcela | cs |
| dc.contributor.author | Funiak, Martin | cs |
| dc.contributor.referee | Kajan, Michal | cs |
| dc.date.created | 2013 | cs |
| dc.description.abstract | Mezi aktuálně používané verifikační přístupy patří funkční verifikace. Při funkční verifikaci se ověřuje korektnost implementace počítačového systému vzhledem k specifikaci. Slabým místem v rámci přístupu funkční verifikace je její časová náročnost, na kterou má vliv pomalá softwarová simulace implicitně paralelních hardwarových systémů. V této práci je představeno řešení využívající hardwarovou akceleraci funkční verifikace procesoru. Úvodní kapitoly tvoří teoretický základ pro následující kapitoly, ve kterých se nachází analýza a výběr řešení, návrh verifikačního prostředí a implementační detaily. Závěr práce obsahuje testování výsledného produktu, zhodnocení výsledků práce a vyhlídky do budoucna. | cs |
| dc.description.abstract | Functional verification belongs among the current verification approaches. Functional verification checks the correctness of the implementation of the system, due to its specification. The weakness of the functional verification approach is time consumption caused by slow software simulation of implicitly parallel hardware systems. This paper presents a solution for using a hardware accelerated functional verification of the processor. The introductory chapters form the theoretical basis for the following chapters, that include a choice of solutions, an analysis, a design of a verification environment and implementation details. The conclusion includes tests of the final product, evaluation of the results and the future work perspectives. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | FUNIAK, M. Hardwarově akcelerovaná funkční verifikace procesoru [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013. | cs |
| dc.identifier.other | 79434 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/54968 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | hardwarová akcelerace | cs |
| dc.subject | funkční verifikace | cs |
| dc.subject | verifikace procesoru | cs |
| dc.subject | SystemVerilog | cs |
| dc.subject | FPGA | cs |
| dc.subject | Codasip | cs |
| dc.subject | hardware acceleration | en |
| dc.subject | functional verification | en |
| dc.subject | verification of processor | en |
| dc.subject | SystemVerilog | en |
| dc.subject | FPGA | en |
| dc.subject | Codasip | en |
| dc.title | Hardwarově akcelerovaná funkční verifikace procesoru | cs |
| dc.title.alternative | Hardware Accelerated Functional Verification of Processor | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2013-06-12 | cs |
| dcterms.modified | 2020-05-10-16:11:16 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 79434 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.18 18:00:09 | en |
| sync.item.modts | 2025.01.17 13:55:11 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |