but.committee	doc. Ing. Zdeněk Kotásek, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) prof. Ing. Jan Holub, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen) RNDr. Marek Rychlý, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Co je to datový typ bayer_8 na str. 21, a kolik různých typů by to mohlo znamenat?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Fučík, Otto	cs
dc.contributor.author	Husák, Jiří	cs
dc.contributor.referee	Drábek, Vladimír	cs
dc.date.created	2015	cs
dc.description.abstract	Práce se zabývá využitím syntézy na systémové úrovni v aplikaci pro zpracování obrazu. Aplikace je určena pro platformu Xilinx ZYNQ. Komponenty v FPGA jsou popsány v jazyce C++. K implementaci bylo použito vývojové prostředí Xilinx Vivado HLS. V rámci práce byly navrženy a implementovány filtry obrazu (Sobelův, mediánový, bilaterální) a také architektura ke klasifikátoru AdaBoost pro detekci registračních značek vozidel. Jako rozšíření byla implementována komponenta pro vyhledávání začátku paketu.	cs
dc.description.abstract	This work describes using High-Level Synthesis in image processing application. The application is for Xilinx ZYNQ platform. The source code of components for FPGA is written in C++ programming language. For High-Level Synthesis is used Xilinx Vivado HLS tool. In the application are designed and implemented Sobel filter, Median filter, Bilateral filter and architecture for AdaBoost classificator. The extension of this work is implemented the component for network traffic. The component finds the begin of the packet.	en
dc.description.mark	A	cs
dc.identifier.citation	HUSÁK, J. Využití syntézy na systémové úrovni pro aplikace s platformou ZYNQ [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015.	cs
dc.identifier.other	88748	cs
dc.identifier.uri	http://hdl.handle.net/11012/52270
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	Syntéza na systémové úrovni	cs
dc.subject	Xilinx Zynq	cs
dc.subject	Vivado Design Suite	cs
dc.subject	FPGA	cs
dc.subject	zpracování obrazu	cs
dc.subject	High-level synthesis	en
dc.subject	Xilinx Zynq	en
dc.subject	Vivado Design Suite	en
dc.subject	FPGA	en
dc.subject	Image Processing	en
dc.title	Využití syntézy na systémové úrovni pro aplikace s platformou ZYNQ	cs
dc.title.alternative	Using High-Level Synthesis for ZYNQ Platform Applications	en
dc.type	Text	cs
dc.type.driver	masterThesis	en
dc.type.evskp	diplomová práce	cs
dcterms.dateAccepted	2015-06-19	cs
dcterms.modified	2020-05-10-16:12:11	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	88748	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.26 15:19:42	en
sync.item.modts	2025.01.17 11:30:14	en
thesis.discipline	Počítačové a vestavěné systémy	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Inženýrský	cs
thesis.name	Ing.	cs

Využití syntézy na systémové úrovni pro aplikace s platformou ZYNQ

Files

Original bundle

Collections