Vytvoření modelu procesoru PowerPC
| but.committee | prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. Jiří Kunovský, CSc. (místopředseda) doc. Mgr. Lukáš Holík, Ph.D. (člen) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen) Ing. Igor Szőke, Ph.D. (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Na jakém zakladě byly vybrány programy, na kterých bylo provedeno srovnání se simulátorem PSIM? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Masařík, Karel | cs |
| dc.contributor.author | Blaha, Hynek | cs |
| dc.contributor.referee | Dolíhal, Luděk | cs |
| dc.date.created | 2013 | cs |
| dc.description.abstract | Architektury procesorů jsou čím dál více složitější, proto je kladen velký důraz na automatizaci jejich návrhů. Tato bakalářská práce popisuje návrh procesoru PowerPC v jazyce pro popis architektur Codal. Funkčnost a výkonnost výsledného modelu byla ověřena testy poskytnutými výzkumnou skupinou Lissom a srovnána se současným konkurentem. | cs |
| dc.description.abstract | Processor architectures are becoming increasingly complex, so great emphasis is put on the automation of their desings. This bachelor thesis describes the design of the PowerPC processor architecture in Codal language. The model is created according to avaliable documentation. The functionality and efficiency of the model was verified by tests provided by research group Lissom and compared to current competitor. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | BLAHA, H. Vytvoření modelu procesoru PowerPC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013. | cs |
| dc.identifier.other | 79302 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/187467 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | jazyk pro popis architektury | cs |
| dc.subject | instrukční sada | cs |
| dc.subject | toolchain | cs |
| dc.subject | procesor | cs |
| dc.subject | PowerPC | cs |
| dc.subject | CISC | cs |
| dc.subject | RISC | cs |
| dc.subject | CodAL | cs |
| dc.subject | Codasip | cs |
| dc.subject | modelování | cs |
| dc.subject | simulace | cs |
| dc.subject | architecture description language | en |
| dc.subject | instruction set | en |
| dc.subject | toolchain | en |
| dc.subject | processor | en |
| dc.subject | PowerPC | en |
| dc.subject | CISC | en |
| dc.subject | RISC | en |
| dc.subject | CodAL | en |
| dc.subject | Codasip | en |
| dc.subject | modelling | en |
| dc.subject | simulation | en |
| dc.title | Vytvoření modelu procesoru PowerPC | cs |
| dc.title.alternative | Modelling of PowerPC Processor | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2013-06-12 | cs |
| dcterms.modified | 2020-05-10-16:11:09 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 79302 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.18 17:56:53 | en |
| sync.item.modts | 2025.01.15 19:50:57 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |