Metody částečné rekonfigurace programovatelných struktur

Simple item page
but.committeedoc. Ing. Eduard Janeček, CSc. (předseda) prof. Ing. Petr Pivoňka, CSc. (místopředseda) doc. Ing. Petr Blaha, Ph.D. (člen) doc. Ing. Zdeněk Bradáč, Ph.D. (člen) Ing. Ilona Janáková, Ph.D. (člen) Ing. Stanislav Klusáček, Ph.D. (člen)cs
but.defenceStudent obhájil diplomovou práci s výhradami.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorValach, Soběslavcs
dc.contributor.authorKolář, Jancs
dc.contributor.refereeKváš, Marekcs
dc.date.accessioned2018-10-21T16:58:05Z
dc.date.available2018-10-21T16:58:05Z
dc.date.created2009cs
dc.description.abstractTato diplomová práce se zabývá možnostmi částečné rekonfigurace programovatelných struktur. Teoretická část obsahuje základy metod částečné rekonfigurace FPGA firmy Xilinx a je zpracována pro procesory Spartan 3, Virtex II, Virtex 4, Virtex 5. Zahrnuje popis konfiguračních rozhranní a jejich využití při rozdílové a modulární částečné rekonfiguraci. Rozdílová částečná rekonfigurace je prakticky v druhé části testována na desce Spartan 3E Starter Kit a modulární částečná rekonfigurace na desce ML501. Konfigurační bitstreamy jsou přiloženy na CD. Potřebný software poskytla firma Xilinx Inc. a konkrétně jde o programy ISE 9.2i a PlanAHEAD 9.2cs
dc.description.abstractThis master's thesis dissertates of partial reconfiguration methods based on programmable structures. In theoretical part it deals with difference and modular-based method of Xilinx's FPGAs Partial reconfiguration. Options of both reconfiguration techniques were written for Spartan 3, Virtex II, Virtex 4 and Virtex 5 processors. Diference-based method was in practical part tested on Spartan 3E Starter Kit and modular-based on ML501 board. All configuration bitstreams are included on CD. Xilinx Inc. provided all needed software tools such as ISE9.2i and PlanAHEAD.en
dc.description.markCcs
dc.identifier.citationKOLÁŘ, J. Metody částečné rekonfigurace programovatelných struktur [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009.cs
dc.identifier.other22270cs
dc.identifier.urihttp://hdl.handle.net/11012/1509
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFPGAcs
dc.subjectčástečná rekonfiguracecs
dc.subjectrozdílovýcs
dc.subjectmodulárnícs
dc.subjectXilinxcs
dc.subjectSpartan 3cs
dc.subjectVirtex 4cs
dc.subjectVirtex 5. Virtex IIcs
dc.subjectFPGAen
dc.subjectpartial reconfigurationen
dc.subjectdifference-baseden
dc.subjectmodular-baseden
dc.subjectXilinxen
dc.subjectSpartan 3en
dc.subjectVirtex 4en
dc.subjectVirtex 5en
dc.subjectVirtex IIen
dc.titleMetody částečné rekonfigurace programovatelných strukturcs
dc.title.alternativePartial reconfiguration methods based on programmable structuresen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2009-06-09cs
dcterms.modified2009-07-07-11:45:22cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid22270en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 16:11:41en
sync.item.modts2021.11.12 15:01:01en
thesis.disciplineKybernetika, automatizace a měřenícs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.48 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
2.96 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_22270.html
Size:
9.84 KB
Format:
Hypertext Markup Language
Description:
review_22270.html
Download
Collections
2009