Dynamická rekonfigurace hardwarových akcelerátorů
| but.committee | prof. RNDr. Alexandr Meduna, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) Ing. Martin Hrubý, Ph.D. (člen) doc. Ing. Peter Chudý, Ph.D., MBA (člen) doc. Ing. František Zbořil, Ph.D. (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. Otázky u obhajoby: Jak by se řešila jednotka, kde by byla doba vypočtu závislá na operandech (tedy nebyla by dopředu známá)? Při rekonfiguraci nezastavujete vypočet procesoru. Nemůže nastat situace, že během rekonfigurace by se na výstupu ALU objevovaly nedefinované výstupy? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Masařík, Karel | cs |
| dc.contributor.author | Brabec, Lukáš | cs |
| dc.contributor.referee | Přikryl, Zdeněk | cs |
| dc.date.created | 2013 | cs |
| dc.description.abstract | Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje. | cs |
| dc.description.abstract | Thesis deals with usage of dynamic reconfiguration of FPGA in area of application specific instruction-set processors, considerng time-to-market, possibilities of acceleration and universality. Furthermore, it is designed an extension of application specific processor Codix with reconfigurable unit and it is described its implementation. Finally, the results are evaluated and opportunities for further development are identified. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | BRABEC, L. Dynamická rekonfigurace hardwarových akcelerátorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013. | cs |
| dc.identifier.other | 79443 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/54952 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Dynamická rekonfigurace | cs |
| dc.subject | hardware/software co-design | cs |
| dc.subject | ASIP | cs |
| dc.subject | FPGA | cs |
| dc.subject | CodAL | cs |
| dc.subject | Codix | cs |
| dc.subject | Dynamic reconfiguration | en |
| dc.subject | hardware/software co-design | en |
| dc.subject | ASIP | en |
| dc.subject | FPGA | en |
| dc.subject | CodAL | en |
| dc.subject | Codix | en |
| dc.title | Dynamická rekonfigurace hardwarových akcelerátorů | cs |
| dc.title.alternative | Dynamic Reconfiguration of Hardware Accelerators | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2013-06-13 | cs |
| dcterms.modified | 2020-05-10-16:11:17 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 79443 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.18 17:59:55 | en |
| sync.item.modts | 2025.01.15 23:38:47 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |