Zvuková karta pro PC s obvodem FPGA
| but.committee | prof. Ing. Aleš Prokeš, Ph.D. (předseda) doc. Ing. Jiří Šebesta, Ph.D. (místopředseda) prof. Ing. Václav Říčný, CSc. (člen) Ing. Michal Kubíček, Ph.D. (člen) Ing. Karel Fliegel, Ph.D. (člen) Ing. Roman Tkadlec, Ph.D. (člen) | cs |
| but.defence | Student prezentuje výsledky a postupy řešení své diplomové práce. Následně odpovídá na dotazy vedoucího a oponenta práce a na dotazy členů komise. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Kubíček, Michal | cs |
| dc.contributor.author | Štraus, Pavel | cs |
| dc.contributor.referee | Kováč, Michal | cs |
| dc.date.created | 2011 | cs |
| dc.description.abstract | Diplomová práce je zaměřena na převod vstupního analogového napětí na digitální hodnotu, která je zasílána pomocí Ethernetového rozhraní do PC pomocí UDP datagramů. Převod je proveden pomocí Sigma–Delta převodníku prvního řádu a data po převodu jsou ve formě pulsně kódové modulace. Převodník se skládá z několika samostatných bloků. Některé bloky jsou realizovány mimo FPGA, jiné jsou naprogramovány pomocí jazyka VHDL a implementovány v FPGA. Příchozí UDP datagramy jsou zachyceny pomocí vytvořeného programu a data jsou uložena do textového souboru, který je dále zpracován v programu MATLAB. Takto navržený ADC může tvořit jednoduchou zvukovou kartu či sloužit k měření pomalu se měnících analogových signálů, které mohou být například výstupní napětí senzorů neelektrických veličin nebo napájecí napětí v systému. | cs |
| dc.description.abstract | This project deals with implementation of a first order Sigma–Delta AD converter on the FPGA. This ADC is design for an audio signal processing. ADC is build up partially from digital blocks implemented in FPGA (programmed using VHDL) and from few analog components placed external to FPGA. Output from ADC is PCM signal. Data from ADC is created UDP datagram, which is sent to PC via network connection. Income data are received in created program, which save data to text file. This text file is processing in MATLAB. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | ŠTRAUS, P. Zvuková karta pro PC s obvodem FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2011. | cs |
| dc.identifier.other | 39381 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/7122 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | FPGA | cs |
| dc.subject | VHDL | cs |
| dc.subject | ADC | cs |
| dc.subject | Sigma–Delta převodník | cs |
| dc.subject | UDP datagram | cs |
| dc.subject | FPGA | en |
| dc.subject | VHDL | en |
| dc.subject | ADC | en |
| dc.subject | Sigma–Delta converter | en |
| dc.subject | UDP datagram | en |
| dc.title | Zvuková karta pro PC s obvodem FPGA | cs |
| dc.title.alternative | FPGA based sound card for PC | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2011-06-07 | cs |
| dcterms.modified | 2011-07-15-10:45:26 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 39381 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 11:28:21 | en |
| sync.item.modts | 2025.01.15 17:23:30 | en |
| thesis.discipline | Elektronika a sdělovací technika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |