SW moduly pro NI VeriStand
but.committee | plk. gšt. prof. Dr. Ing. Alexandr Štefek (předseda) doc. Ing. Petr Beneš, Ph.D. (místopředseda) Ing. Jiří Fialka, Ph.D. (člen) Ing. Tomáš Macho, Ph.D. (člen) Ing. Libor Veselý, Ph.D. (člen) | cs |
but.defence | Student obhájil diplomovou práci. | cs |
but.jazyk | čeština (Czech) | |
but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Beneš, Petr | cs |
dc.contributor.author | Žlebek, Jan | cs |
dc.contributor.referee | Keprt, Jiří | cs |
dc.date.created | 2017 | cs |
dc.description.abstract | Práce se zabývá analýzou stávajících řešení a tvorbou vlastních řešení SW modulů pro NI VeriStand. Moduly mají zajistit komunikaci se sběrnicemi CAN, ARINC429, RS-485, SPI a SDLC v rozsahu zadaném společností Honeywell. Je vhodné z velké části vycházet z již existujících řešení a v případě existence dostačující implementace se nezabývat dalším vývojem. Z analýzy vyplynulo, že existují vhodné komponenty pro CAN, ARINC429 a RS- 485, dále jsem tedy řešil pouze SPI a SDLC. Komponenty jsou realizovány jako Custom Device pro NI VeriStand a obsahují také FPGA část. | cs |
dc.description.abstract | Thesis is oriented to analysis of existing solutions and making own solutions of SW mo- dules for NI VeriStand. These modules are meant to enable communications with CAN, ARINC429, RS-485, SPI and SDLC buses in scope as defined by Honeywell company. To work on base of existing solutions is highly suitable, and in case of existence of sufficient implementation no additional work is appropriate. Analysis of current state of availa- ble SW resources revealed, that sufficient components for CAN, ARINC429 and RS-485 exist, so I continued to implement only SPI and SDLC. Components are designed as NI VeriStand Custom Devices and have their own FPGA parts. | en |
dc.description.mark | A | cs |
dc.identifier.citation | ŽLEBEK, J. SW moduly pro NI VeriStand [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017. | cs |
dc.identifier.other | 103023 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/65221 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | National Instruments | cs |
dc.subject | LabVIEW | cs |
dc.subject | VeriStand | cs |
dc.subject | Custom Device | cs |
dc.subject | FPGA | cs |
dc.subject | SDLC | cs |
dc.subject | SPI | cs |
dc.subject | ARINC429 | cs |
dc.subject | RS-485 | cs |
dc.subject | CAN | cs |
dc.subject | National Instruments | en |
dc.subject | LabVIEW | en |
dc.subject | VeriStand | en |
dc.subject | Custom Device | en |
dc.subject | FPGA | en |
dc.subject | SDLC | en |
dc.subject | SPI | en |
dc.subject | ARINC429 | en |
dc.subject | RS-485 | en |
dc.subject | CAN | en |
dc.title | SW moduly pro NI VeriStand | cs |
dc.title.alternative | SW modules for NI VeriStand | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2017-06-06 | cs |
dcterms.modified | 2024-05-17-12:53:34 | cs |
eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
sync.item.dbid | 103023 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.26 13:26:33 | en |
sync.item.modts | 2025.01.15 23:28:26 | en |
thesis.discipline | Kybernetika, automatizace a měření | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí techniky | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 1.38 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_103023.html
- Size:
- 5.91 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_103023.html