Akcelerace algoritmů pro porovnání řetězců na základě podobnosti
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Martínek, Tomáš | cs |
dc.contributor.author | Voženílek, Jan | cs |
dc.contributor.referee | Kořenek, Jan | cs |
dc.date.created | cs | |
dc.description.abstract | Cílem této bakalářské práce je návrh a implementace architektury pro FPGA čipy akcelerující porovnávání dvou řetězců a jejich ohodnocení na podobnost. Použité postupy vycházejí z bioinformatických algoritmů, především Needleman-Wunsch a Smith-Waterman. Jednotka může díky obecnému návrhu a generickému zpracování v jazyce VHDL porovnávat libovolné sekvence znaků, což je úloha prostupující mnoha oblastmi informatiky od prohledávání databází (kde porovnání na podobnost umožňuje odhalit překlepy) po detekci nevyžádané elektronické pošty - spamu. V závislosti na specifikaci úlohy se může zrychlení oproti běžnému softwarovému řešení pohybovat v řádu stovek až tisíců. | cs |
dc.description.abstract | The objective of this bachelor's thesis is to design and implement architecture for FPGA chips that accelerates matching of two strings and scoring them for similarity. Used processes come from bioinformatics algorithms, especially Needleman-Wunsch and Smith-Waterman. Due to general design and generic implementation in VHDL the unit is able to compare any sequences of characters, which is a task widely used in many branches of informatics from database searches (where approximate matching allows discovery of spelling errors) to spam detection. Depending on task specification the acceleration speed up against common software solution can reach orders of hundreds or even thousands. | en |
dc.description.mark | A | cs |
dc.identifier.citation | VOŽENÍLEK, J. Akcelerace algoritmů pro porovnání řetězců na základě podobnosti [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. . | cs |
dc.identifier.other | 25254 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/52939 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | FPGA | cs |
dc.subject | VHDL | cs |
dc.subject | akcelerace | cs |
dc.subject | porovnání řetězců na základě podobnosti | cs |
dc.subject | FPGA | en |
dc.subject | VHDL | en |
dc.subject | acceleration | en |
dc.subject | approximate string matching | en |
dc.title | Akcelerace algoritmů pro porovnání řetězců na základě podobnosti | cs |
dc.title.alternative | Acceleration of Algorithms for Approximate String Matching | en |
dc.type | Text | cs |
dc.type.driver | bachelorThesis | en |
dc.type.evskp | bakalářská práce | cs |
dcterms.modified | 2020-05-09-23:40:44 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 25254 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.19 16:50:05 | en |
sync.item.modts | 2025.01.17 12:48:40 | en |
thesis.discipline | Informační technologie | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
thesis.level | Bakalářský | cs |
thesis.name | Bc. | cs |