Framework for Reconfigurable Systems on the Altera Chips
but.committee | doc. Ing. Zdeněk Kotásek, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) prof. Ing. Jan Holub, Ph.D. (člen) prof. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen) RNDr. Marek Rychlý, Ph.D. (člen) | cs |
but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Čím si vysvětlujete v některých případech výrazně nižší propustnost loopback testu oproti samostatným RX a TX testům u multiplatformního driveru? | cs |
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Korček, Pavol | cs |
dc.contributor.author | Kremel, Bruno | cs |
dc.contributor.referee | Košař, Vlastimil | cs |
dc.date.accessioned | 2025-06-18T23:57:16Z | |
dc.date.available | 2025-06-19 | cs |
dc.date.available | 2025-06-18T23:57:16Z | |
dc.date.created | 2015 | cs |
dc.description.abstract | Práce posuzuje dostupné prostředí pro vývoj rekonfigurovatelných systémů na čipech Altera. Tyto prostředí jsou následně porovnány s řešeními dostupnými pro platformu Xilinx. Prostředí RSoC Framework je pak představeno jakožto výhodná alternativa pro řešení vyvinuté výrobcemi. Prostředí je momentálně k dispozici na platformě Xilinx Zynq. Dále práce hodnotí klíčové rozdíly mezi platformou Xilinx Zynq a platformou Altera Cyclone V SoC a navrhuje způsob řešení portace uvedeného prostředí na platformu Altera. Následně se diskutuje návrh a implementace portu na platformu Altera Cyclone V SoC. Nakonec práce vyhodnocuje výkonnost portovaného systému na nové platformně. | cs |
dc.description.abstract | This work reviews the development frameworks available for the Altera System-On-Chip solutions. These solutions are then compared to solutions available on the Xilinx platform. The RSoC Framework is then presented as an advantageous alternative for the vendor's solutions. This framework is currently available for the Xilinx Zynq platform. Furthermore the work assess the key differences between Xilinx Zynq and Altera Cyclone V SoC platforms and proposes the solution to port the framework to Altera platform. The design and implementation of then RSoC Framework port to Altera Cyclone V SoC is then discussed. Finally the work evaluates the performance of the ported system on the new platform. | en |
dc.description.mark | A | cs |
dc.identifier.citation | KREMEL, B. Framework for Reconfigurable Systems on the Altera Chips [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015. | cs |
dc.identifier.other | 88430 | cs |
dc.identifier.uri | https://hdl.handle.net/11012/253593 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Přístup k plnému textu prostřednictvím internetu byl licenční smlouvou omezen na dobu 10 roku/let | cs |
dc.subject | SoC | cs |
dc.subject | FPGA | cs |
dc.subject | Altera | cs |
dc.subject | Cyclone V SoC | cs |
dc.subject | Zynq | cs |
dc.subject | RSoC | cs |
dc.subject | SoC | en |
dc.subject | FPGA | en |
dc.subject | Altera | en |
dc.subject | Cyclone V SoC | en |
dc.subject | Zynq | en |
dc.subject | RSoC | en |
dc.title | Framework for Reconfigurable Systems on the Altera Chips | cs |
dc.title.alternative | Framework for Reconfigurable Systems on the Altera Chips | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2015-06-19 | cs |
dcterms.modified | 2020-05-10-16:11:32 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 88430 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.06.19 01:57:16 | en |
sync.item.modts | 2025.06.19 01:32:02 | en |
thesis.discipline | Počítačové a vestavěné systémy | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- Posudek-Vedouci prace-15988_v.pdf
- Size:
- 123.83 KB
- Format:
- Adobe Portable Document Format
- Description:
- file Posudek-Vedouci prace-15988_v.pdf
Loading...
- Name:
- Posudek-Oponent prace-15988_o.pdf
- Size:
- 87.67 KB
- Format:
- Adobe Portable Document Format
- Description:
- file Posudek-Oponent prace-15988_o.pdf
Loading...
- Name:
- review_88430.html
- Size:
- 1.39 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_88430.html