Zabezpečení vysokorychlostních komunikačních systémů

Simple item page
but.committeedoc. Ing. Václav Zeman, Ph.D. (předseda) doc. Ing. Martin Vaculík, Ph.D. (místopředseda) Ing. Pavel Nevlud (člen) doc. Mgr. Karel Slavíček, Ph.D. (člen) doc. Ing. Zdeněk Martinásek, Ph.D. (člen) doc. Ing. Pavel Šilhavý, Ph.D. (člen)cs
but.defenceProč nebyly realizovány testy propustnosti? Jak by jste testování propustnosti realizoval?cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorHajný, Jancs
dc.contributor.authorSmékal, Davidcs
dc.contributor.refereeMartinásek, Zdeněkcs
dc.date.created2015cs
dc.description.abstractDiplomová práce se zabývá šifrováním dat pomocí AES a jejich implementací pomocí jazyka VHDL na síťovou FPGA kartu. V teoretické části práce je vysvětlen algorimus šifrování AES, jeho jednotlivé kroky a použité operační módy. Dále je popsán programovací jazyk VHDL, jeho vývojové prostředí Vivado, FPGA karty a konfigurovatelný framework NetCope. Praktickou částí práce je implementace šifry AES–128 v jazyce VHDL, jejíž výstup byl použit v FPGA kartě, která vykoná šifrování. Pomocí simulace byly efektivně odladěny chyby a dále bylo možné provést syntézu. Toto vše bylo prováděno za pomoci vývojového softwaru Vivado. Posledním krokem praktické části práce bylo testování na kartě COMBO-80G. Na FPGA kartu byly implementovány celkem 4 projekty. Dva z nich jsou šifrování a dešifrování ECB módu AES algoritmu a zbylé dva popisují šifrování a dešifrování módu CBC.cs
dc.description.abstractThe diploma thesis deals with 128–bit AES data encryption and its implementation in FPGA network card using VHDL programming language. The theoretical part explains AES encryption and decryption, its individual steps and operating modes. Further was described the VHDL programming language, development environment Vivado, FPGA network card Combo–80G and configurable framework NetCOPE. The practical part is the implementation of AES–128 in VHDL. A simulation was used to eliminate errors, then the synthesis was performed. These steps were made using Vivado software. Last step of practical part was testing of synthesized firmware on COMBO–80G card. Total of 4 projects were implemented in FPGA card. Two of them were AES encryption and decryption with ECB mode and another two describe the encryption and decryption with CBC mode.en
dc.description.markAcs
dc.identifier.citationSMÉKAL, D. Zabezpečení vysokorychlostních komunikačních systémů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2015.cs
dc.identifier.other85315cs
dc.identifier.urihttp://hdl.handle.net/11012/39987
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectŠifrovánícs
dc.subjectdešifrovánícs
dc.subjectAEScs
dc.subjectVHDLcs
dc.subjectFPGAcs
dc.subjectNetCOPEcs
dc.subjectVivadocs
dc.subjectECBcs
dc.subjectCBCcs
dc.subjectCombo-80Gcs
dc.subjectXORcs
dc.subjectšifracs
dc.subjectbloková šifracs
dc.subjectAddRoundKeycs
dc.subjectSubBytescs
dc.subjectShiftRowscs
dc.subjectMixColumnscs
dc.subjectsubstituční tabulkacs
dc.subjectmixovací maticecs
dc.subjectklíčcs
dc.subjectimplementacecs
dc.subjectsimulacecs
dc.subjectiteracecs
dc.subjecttestovánícs
dc.subjectmaticecs
dc.subjectframeworkcs
dc.subjectfirmwarecs
dc.subjectFrameLinkUnalignedcs
dc.subjectMI32cs
dc.subjectalgoritmuscs
dc.subjectnásobenícs
dc.subjectEncryptionen
dc.subjectdecryptionen
dc.subjectAESen
dc.subjectVHDLen
dc.subjectFPGAen
dc.subjectNetCOPEen
dc.subjectVivadoen
dc.subjectECBen
dc.subjectCBCen
dc.subjectCombo-80Gen
dc.subjectXORen
dc.subjectcipheren
dc.subjectblock cipheren
dc.subjectAddRoundKeyen
dc.subjectSubBytesen
dc.subjectShiftRowsen
dc.subjectMixColumnsen
dc.subjectsubstitution tableen
dc.subjectmixing matrixen
dc.subjectkeyen
dc.subjectimplementationen
dc.subjectsimulationen
dc.subjectiterationen
dc.subjecttesten
dc.subjectmatrixen
dc.subjectframeworken
dc.subjectfirmwareen
dc.subjectFrameLinkUnaligneden
dc.subjectMI32en
dc.subjectalgorithmen
dc.subjectmultiplyen
dc.titleZabezpečení vysokorychlostních komunikačních systémůcs
dc.title.alternativeProtection of highspeed communication systemsen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2015-06-11cs
dcterms.modified2015-06-15-07:23:19cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid85315en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:19:50en
sync.item.modts2025.01.15 13:44:05en
thesis.disciplineTelekomunikační a informační technikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
4.4 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
769.56 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_85315.html
Size:
4.51 KB
Format:
Hypertext Markup Language
Description:
file review_85315.html
Download
Collections
2015