Využití obvodů FPGA ve víceúrovňových měničích

but.committeedoc. Ing. Jiří Háze, Ph.D. (předseda) doc. Ing. Roman Šotner, Ph.D. (místopředseda) doc. Ing. František Urban, CSc. (člen) doc. Ing. Alexandr Knápek, Ph.D. (člen) prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své diplomové práce v anglickém jazyce a zodpověděl na otázky oponenta. Otázky komise (V českém jazyce): Zabýval jste se kapacitní / indukční zátěží v práci? Kdyby jste chtěl zvýšit potlačení rušení, co by jste udělal? Student zodpověděl na otázky položené komisí a diskutoval s komisí o nich.cs
but.jazykangličtina (English)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášen
dc.contributor.authorRepčík, Jurajen
dc.contributor.refereePavlík, Michalen
dc.date.created2017cs
dc.description.abstractTento projekt zkoumá vybrané způsoby implementace víceúrovňových měničů do praxe. V předložené práci je do hloubky prezentována tzv. ANPC (Active Neutral Point Clamped) pětiúrovňová topologie. Autor se v práci zaměřuje zejména na návrh technického řešení experimentálního vzorku a implementaci řídicích algoritmů jako jsou aktivní řízení napětí na pomocném kondenzátoru nebo aktivní balancování vstupního kapacitního děliče. Pro aplikaci zmíněných struktur byl vybrán moderní digitální integrovaný obvod, který slučuje mikroprocesor a FPGA do jednoho systému. Výsledný měnič umožňuje autonomní provoz a umožňuje generovat přesné a stabilní výstupní napětí.en
dc.description.abstractThis project researches various ways of implementing multilevel inverters. A single-phase five-level Active Neutral-Point Clamped inverter design is presented. The work is focusing chiefly on control hardware and control strategy for 5-level PWM with active balancing of the charge on the capacitors under varying load conditions. A system-on-chip module is used to control the inverter, consisting of an FPGA and microprocessor. The inverter offers precise waveform generation and a stable output.cs
dc.description.markBcs
dc.identifier.citationREPČÍK, J. Využití obvodů FPGA ve víceúrovňových měničích [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.cs
dc.identifier.other102954cs
dc.identifier.urihttp://hdl.handle.net/11012/65801
dc.language.isoencs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectVíceúrovňový měničen
dc.subjectANPC měničen
dc.subjectFPGAen
dc.subjectIGBTen
dc.subjectPWMen
dc.subjectMultilevel Invertercs
dc.subjectANPC invertercs
dc.subjectFPGAcs
dc.subjectIGBTcs
dc.subjectPWMcs
dc.titleVyužití obvodů FPGA ve víceúrovňových měničíchen
dc.title.alternativeUtilization of FPGA circuits in multilevel inverterscs
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2017-06-07cs
dcterms.modified2017-06-08-15:30:29cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid102954en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:29:03en
sync.item.modts2025.01.15 17:44:45en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs

Files

Original bundle

Now showing 1 - 3 of 3
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
18.92 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-Hodnoceni diplomove prace Juraj Repcik.pdf
Size:
120.98 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-Hodnoceni diplomove prace Juraj Repcik.pdf
Loading...
Thumbnail Image
Name:
review_102954.html
Size:
3.5 KB
Format:
Hypertext Markup Language
Description:
file review_102954.html

Collections