Generování procesních elementů pro FPGA
| but.committee | cs | |
| but.defence | cs | |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Žádník, Martin | cs |
| dc.contributor.author | Lengál, Ondřej | cs |
| dc.contributor.referee | Tobola, Jiří | cs |
| dc.date.accessioned | 2019-04-03T22:45:37Z | |
| dc.date.available | 2019-04-03T22:45:37Z | |
| dc.date.created | 2008 | cs |
| dc.description.abstract | Některé aplikace zpracovávající informace, jako je například monitorování počítačových sítí, vyžadují nepřetržité zpracovávání dat přicházejících vysokou rychlostí. S tím, jak tato rychlost vývojem stále stoupá, je žádoucí, aby bylo zpracovávání dat prováděno pomocí hardwarové implementace. Tato práce navrhuje konfigurační systém transformující uživatelem poskytnutou definici procesních funkcí na VHDL definici hardwarové implementace těchto funkcí. Systém je zaměřen na monitorování síťového provozu ve vysokorychlostních sítích. | cs |
| dc.description.abstract | Some information processing applications, such as computer networks monitoring, need to continuously perform processing of rapidly incoming data. As the speed of the incoming data increases, it is desirable to perform the processing in the hardware. This work proposes a configuration system that generates a VHDL specification of a hardware data processing circuit based on a user-provided definition of data and computation operations. The system focuses on network traffic monitoring in multi-gigabit computer networks. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | LENGÁL, O. Generování procesních elementů pro FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2008. | cs |
| dc.identifier.other | 25278 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/55423 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | pokročilé metody syntézy | cs |
| dc.subject | plánování | cs |
| dc.subject | zpracování toků | cs |
| dc.subject | generování firmwaru | cs |
| dc.subject | FPGA | cs |
| dc.subject | monitorování sítí | cs |
| dc.subject | high-level synthesis | en |
| dc.subject | scheduling | en |
| dc.subject | flow processing | en |
| dc.subject | firmware generation | en |
| dc.subject | FPGA | en |
| dc.subject | network monitoring | en |
| dc.title | Generování procesních elementů pro FPGA | cs |
| dc.title.alternative | Automated Generating of Processing Elements for FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2008-06-09 | cs |
| dcterms.modified | 2020-05-09-23:40:46 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 25278 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2020.05.10 02:10:36 | en |
| sync.item.modts | 2020.05.10 00:58:59 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |