ČURILLA, J. Optimalizace podpůrných kryptografických operací pomocí hardware [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.
Bakalárska práca sa zameriava na optimálnu implementáciu podporných kryptografických operácií na FPGA a ich vzájomným porovnaním. V teoretickom úvode popisuje koncovú platformu a to FPGA a jeho štruktúru, jazyk VHDL v ktorom budú následné implementácie realizované. Popisuje taktiež vývojový postup pre FPGA. Následne spracúva problematiku kryptografie, jednotlivé typy funkcií a ich použitie na FPGA. Nasledujúca časť prelína teoretický a následný praktický a implementačný popis podporných operácií, ktoré sú vo veľkej miere využívané kryptografickými funkciami. Venuje sa taktiež predstaveniu problematiky analyzovania obvodu jak po časovej stránke tak na základe zabraných zdrojov na základe ktorých budú následné implementácie porovnávané. Praktická časť sa zaoberá implementáciou rôznych podporných funkcií ako násobenie, modulárne násobenie a delenie. Ku každej funkcii bolo vytvorených viacero implementácií, ktoré sú následne porovnávané. Popis každej implementácie obsahuje jej návrh a matematický základ, výstup simulácie a taktiež po-syntézne výsledky časovania resp. maximálnej frekvencie a report zabraných zdrojov. Jednotlivé implementácie rovnakých funkcií sú na základe týchto parametrov porovnávané. Implementácie boli odovzdané spolu s prácou. Zdrojové súbory obsahujú ku každej implementácii aj jednoduchý testbench. Práca obsahuje v sumáre 17 zdrojov, avšak v práci sú využívané stroho. Teoretická časť sa o ne opiera len zriedka a v nie úplne dostatočnej miere. Niektoré tabuľky obsahujú chybné informácie. Taktiež obrázky resp. screenshoty z Vivada sú dost nečitateľné. Práca je relatívne dobre štrukturovaná ale niektoré časti sú dosť netechnické. Zadanie považujem za splnené.
Předložená bakalářská práce se zabývá implementací matematických funkcí na FPGA. Z členění textu není zřejmé dělení teoretické a praktické části. Práce obsahuje celkem pět kapitol, kdy poslední obsahuje popis implementace a výsledky. První kapitola obsahuje velmi stručný popis FPGA. Druhá kap. rozsahově na tom není lépe, popisuje jazyk VHDL. Třetí kapitola popisuje dělení kryptografie, ale neobsahuje žádný popis kryptografických nebo matematických operací. Chybí zde i vazba na další část práce, která se zabývá pouhými matematickými operacemi. Čtvrtá kapitola je stručná a seznamuje čtenáře s možností analýzy obvodu pomocí nástroje Vivado. Implementace a výsledky jsou prezentovány v páté kapitole. Dosažené výsledky jsou podprůměrné a jejich prezentace je místy chaotická, nepřehledná a stručná. Hodnota zpoždění je uváděna v sekundách, což je pro takový obvod opravdu velké zpoždění - zřejmě myšleno nanosekundy. Téměř každý obrázek s názvem "Súhrn časovania návrhu" u jednotlivých implementací je nečitelný a nicneříkající, protože v textu nejsou vysvětleny jednotlivé významy naměřených hodnot a daný screenshot má špatné rozlišení. V textové části chybí detailnější informace o samotném hardwarovém obvodu, na kterém byla implementace provedena, autor pouze uvádí název čipu a jeho typ. Chybí porovnání s doposud existujícími hardwarovými implementacemi. Uvedené obrázky jednotlivých simulací jsou nicneříkající, přetékají přes okraj stránky. Čísla jsou v textu někdy uváděna s desetinnou čárkou a jindy s tečkou. Každá implementace je prezentována dílčí tabulkou s výsledky a v kap. 5.4 je následně uvedena tabulka 5.14, která jen přebírá daná data. Komentování výsledků je nicneříkající. Literatura obsahuje 17 pramenů, přičemž není teoretická část mnohdy citovaná. K práci jsou přiložené zdrojové kódy, ale není na ně v textu odkazováno. Všechny zdroj. kódy jsou prezentovány jako "txt" soubory, ač by se očekávaly soubory typu "vhdl". Příloha neobsahuje spustitelný projekt, podle kterého by šla ověřit funkcionalita. Přestože práce obsahuje výše uvedené nedostatky a hodnocení je kritické, cíle práce byly splněny. Proto doporučuji práci k obhajobě a navrhuji známku E, 54 bodů.
eVSKP id 145360