VÁLEK, V. Implementace auto-negociace pro Ethernetové rozhraní o rychlostech 25-100 Gb/s [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021.
Táto práca sa zoberá implementáciou autonegociačnej vrstvy v FPGA čipe od firmy Xilinx pre 25/100 Gpbs Ethernet. Táto rozsiahla a náročná téma je vypracované veľmi kvalitne a na vysokej úrovni. Práca splňuje všetky náležitosti bakalárksej práce. V práci sú správne citované všetky relevantné zdroje a technické príručky, z ktorých sú čerpané relevantné informácie. Výstupom práce je komponenta schopná autonegociácie podľa štandardu Ethernet v simuláciách, avšak treba ju ešte vyladiť pre nasadenie do reálnej siete, ktoré vzhľadom na rozsah nebolo možné v rámci bakalárksej práce dokončiť. Študent počas semestra aktívne komunikoval a konzultoval. Všetky kľúčové komponenty vypracoval samostatne a diskutoval výsledky. Po zvážení všetkých aspektov tejto práce udeľujem hodnotenie A/95 bodov.
Cílem předložené bakalářské práce byla implementace protokolu auto-negociace standardu 802.3 pro Ethernet. Práce je logicky členěna do šesti kapitol, přičemž první tři kapitoly představují teoretickou část práce, na kterou je navázáno praktickou realizací, která je popsána ve zbývajících kapitolách. Po formální stránce je práce na velmi dobré úrovni. Obsahuje pouze malé množství překlepů, pravopisných a typografických chyb. Na několika místech autor používá první osobu. Tyto formální nedostatky nicméně prakticky nepůsobí rušivě při čtení práce. Vzhledem ke své složitosti, práce z mého pohledu postrádá názornější vysvětlení týkající se samotné implementace, a tudíž je místy náročnější na pochopení. Autor práce nejprve navrhnul dílčí bloky systému, které následně podrobil základní verifikaci, jejíž výsledky prezentoval formou snímků okna simulátoru. Následně tyto dílčí bloky integroval do větších funkčních celků a implementoval na hardware s FPGA, na kterém se funkčnost systému snažil odladit pomocí ILA bloků, avšak ne zcela úspěšně. Tyto funkční bloky vykazovaly řadu chyb, které se studentovi nepodařilo odstranit, a tudíž ani docílit funkční implementace procesu auto-negociace na FPGA. V práci postrádám detailní verifikaci systému jakožto celku, díky které by bylo možné najít celou řadu chyb, které dílčími verifikacemi zůstaly neodhaleny. Místo podrobnější simulace se student rozhodl systém ladit pomocí ILA bloků, jež jsou dle mého názoru vhodné spíše pro ladění chyb objevujících se pouze při implementaci na reálný hardware, ale rozhodně tato metoda není schopna nahradit již zmíněné simulace. Z hlediska implementace postrádám v práci zhodnocení využití hardwarových prostředků a časových parametrů jako je maximální taktovací frekvence a latence systému. Na druhou stranu je ovšem nutné zmínit, že se student musel potýkat s řadou netriviálních problémů a vzhledem k použití FPGA rozhodně nepatří zadání této práce k těm jednodušším. V případě naplnění všech cílů by klidně mohlo být dosaženo úrovně diplomové práce. I přes všechny zmíněné nedostatky si dovoluji napsat, že student prokázal dobrou orientaci v jazyce VHDL a v oblasti hradlových polí, například použití ILA bloků rozhodně nelze považovat za základní ladící techniku. Vzhledem k výše uvedenému práci doporučuji k obhajobě s hodnocením C, 78 bodů.
eVSKP id 133415