Akcelerace HDR tone-mappingu na platformě Xilinx Zynq

Loading...
Thumbnail Image

Date

Authors

Nosko, Svetozár

Mark

A

Journal Title

Journal ISSN

Volume Title

Publisher

Vysoké učení technické v Brně. Fakulta informačních technologií

ORCID

Abstract

Tato diplomová práca je zameraná predovšetkým na syntézu na systémovej úrovni (HLS). Prvá časť obsahuje teoretické detaily a postupy, ktoré sa využívajú v HLS nástrojoch. Ďalej nasleduje popis syntézy v nástroji Vivado HLS, ktorý je využitý pri implementácii aplikácie. Druhá časť obsahuje potrebné teoretické poznatky z oblasti obrazu s vysokým dynamickým rozsahom a mapovania tónov. Tretia časť je venovaná návrhu a implementácií aplikácie, ktorá realizuje metódy mapovania tónov v HDR snímkach. Vybrané metódy sú implementované vo Vivado HLS a jazyku C++. Táto aplikácia je postavená na platforme Xilinx Zynq a využíva multiexpozičnú kameru pre záznam snímok HDR. Snímky sú predané do FPGA na spracovanie, kde prebieha mapovanie tónov.
This diploma thesis focuses on the High-level synthesis (HLS). The first part deals with theoretical details and methods that are used in HLS tools. This is followed by a description of the synthesis tool Vivado HLS which will be used for implementation of an application. In the second part is briefly introduced high dynamic range images (HDR) and tone mapping. The third part is dedicated to design and implementation of the aplication which implements tone mapping methods in HDR images. This methods are implemented in Vivado HLS and language C++. This application is based on platform Xilinx Zynq and it uses multiexposure camera for capturing HDR images. Images are transmitted to FPGA for tone mapping processing.

Description

Citation

NOSKO, S. Akcelerace HDR tone-mappingu na platformě Xilinx Zynq [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.

Document type

Document version

Date of access to the full text

Language of document

cs

Study field

Počítačové a vestavěné systémy

Comittee

doc. Ing. Zdeněk Kotásek, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) doc. Ing. Vladimír Janoušek, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Ondřej Ryšavý, Ph.D. (člen) prof. Ing. Karel Vlček, CSc. (člen)

Date of acceptance

2016-06-22

Defence

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Co považujete za největší rezervu výkonu Vašeho řešení? Vidíte reálnou možnost při využití HLS dále snižovat spotřebu zdrojů v FPGA? Zabýval jste se spotřebou elektrické energie u realizovaného řešení? Pokud ano, s jakými výsledky?

Result of defence

práce byla úspěšně obhájena

DOI

Collections

Endorsement

Review

Supplemented By

Referenced By

Citace PRO