Zpracování síťového provozu na velmi vysokých rychlostech

Abstract

Různá síťová zařízení vyžadují zpracování síťového provozu. Pro zpracování síťového provozu je většinou nutné extrahovat hlavičky jednotlivých protokolů obsažených v přijatých ethernetových rámcích. Zpracované hlavičky pak lze upravit a znovu poskládat do ethernetových rámců a odeslat zpět do sítě. Tato práce se zabývá návrhem a implementací obvodu pro analýzu a extrakci hlaviček protokolů a obvodu pro skládání ethernetových rámců z hlaviček protokolů. Obvody budou navrženy pro přenosovou rychlost až 400 Gb/s a budou implementovány prostřednictvím technologie FPGA.Different network devices require processing of the network traffic. To process the network traffic, it is necessary to parse headers of particular protocols packed in incoming ethernet frames. The processed headers can be repackaged to ethernet frames and sent back to the network. The goal of this thesis is to design and implement a circuit for analysis and parsing of ethernet frames, together with circuit for deparsing ethernet frames. The circuits are designed for throughputs of up to 400 Gb/s. The circuits are implemented for the FPGA technology.